SU1679558A1 - Устройство дл контрол воспроизводимых кодов аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к накоплению информации и может примен тьс  дл  контрол  результатов записи кодов аналоговых сигналов. Цель изобретени  - повышение точности результатов контрол  записи кодов аналоговых сигналов. С этой целью в устройство дополнительно введены многоступенчатый делитель 17 частоты,реверсивный счетчик 14, декодер 15, включенные совместно с цифровым компаратором 2, сумматором 3 по модулю два, регистрами и дешифраторами между входной шиной 12 управл ющего сигнала и блоком 10 отображени  аналоговых сигналов. 1 ил.

Description

С vj

О СЯ СЯ СО

Изобретение относитс  к накоплению информации, а именно к устройствам дл  контрол  воспроизводимых кодов аналоговых сигналов.

Целью изобретени   вл етс  повышение точности контрол  результатов записи кодов аналоговых сигналов.

На чертеже изображен один из возможных вариантов предложенного устройства дл  контрол  воспроизводимых кодов аналоговых сигналов.

Устройство содержит первый регистр 1, подсоединенный информационным входом к информационному выходу формировател  2 воспроизводимых кодов аналоговых сигналов , дешифратор 3, соединенный выходами с входами индикаторов 4, цифровой компаратора 5, элемент И-НЕ б, сумматор 7 по модулю два и входную шину 8 управл ющих импульсов.

Устройство содержит также многоступенчатый делитель 9 частоты, подсоединенный тактовым и фазовращающим входами соответственно к тактовому и фазирующему выходам формировател  2 воспроизводимых кодов аналоговых сигналов, реверсивный счетчик 10, соединенный тактовым входом с входной шиной 8 управл ющих импульсов и подключенный выходами двоичного кода и выходами дес тичного кода соответственно к первой группе входов цифрового компаратора 5 и к входам дешифратора 3, второй 11 и третий 12 регистры , фазовращатель 13, декодер 14, блок 15 отображени  аналоговых сигналов и элемент НЕ 16. Второй регистр 11 подсоединен информационным входом к выходу цифрового компаратора 5 и подключен выходом к первому входу элемента И-НЕ 6. -Элемент И-НЕ 6 соединен выходом с первым входом сумматора 7 по модулю два, выход которого подключен к тактовому входу первого регистра 1. Третий регистр 12 соединен информационным входом с выходом первого регистра 1.

Выходы многоступенчатого делител  9 частоты подключены к второй группе входов цифрового компаратора 5, к информационным входам фазовращател  13, к тактовому входу второго регистра 11, к второму входу элемента И-НЕ 6 и к тактовому входу декодера 14, соединенного выходом с входом блока 15 отображени  аналоговых сигналов и подсоединенного информационным входом к выходу третьего регистра 12. При этом тактовый вход третьего регистра 12 соединен через элемент НЕ 16 с выходом фазовращател  13, подключенный к второму входу сумматора 7 по модулю два, а управл ющий вход фазовращател  подсоединен

к управл ющему выходу реверсивного счетчика 10,

Устройство работает следующим образом .

Формирователь 2 воспроизводимых кодов аналоговых сигналов производит воспроизведение и обработку кодов телефонных сигналов, например тонального сигнала вызова , сигнала Зан то при перегрузке, ука0 зательного сигнала, сигнала Ответ станции сигнала Зан то, сигнала Контроль посылки вызова, сигнала Тест и других сигналов. При этом воспроизведение каждого кода аналогового сигнала осущест5 вл етс  из одного из блоков статической пам ти, расположенных в формирователе 2 воспроизводимых кодов аналоговых сигналов . Формирователь 2 воспроизводимых кодов аналоговых сигналов вырабатывает,

0 кроме того, сигнал тактовой частоты и фазирующий сигнал, подаваемые на многоступенчатый делитель 9 частоты, который воздействует на фазовращатель 13, на цифровой компаратор 5, на второй регистр

5 11, на элемент И-НЕ 6 и на декодер 14. 0

На цифровой компаратор 5 с многоступенчатого делител  9 частоты поступают сигналы тактовой сетки, определ ющие местоположение искомого сигнала. На цифро0 вой компаратор 5 поступает также код двоичного числа с реверсивного счетчика

10,запускаемого сигналом выбора канала, поступающим по входной шине 8 управл ющих импульсов в виде импульсов, имеющих

5 частоту следовани  1 Гц. Результат счета с реверсивного счетчика 10 поступает, кроме того, на дешифратор 3, производ щий преобразование двоичного кода в семисегмен- тный код, обеспечивающий отображение на

0 индикаторах 4.

Когда по входной шине 8 управл ющих импульсов поступает импульс, пор дковый номер которого равен номеру канала, сигнал с управл ющего выхода реверсивного

5 счетчика 10 подаетс  на фазовращатель 13. При этом фазовращатель 13 мен ет фазу сигнала тактовой частоты, поступающего с многоступенчатого делител  9 частоты.

Цифровой компаратор 5 обеспечивает сравнение двух чисел, поступающих в Дво0 ичном коде с реверсивного счетчика 10 и с многоступенчатого делител  9 частоты. При совпадении этих чисел цифровой компаратор 5 вырабатывает импульс, определ ющий цикл и длительность одного канала в

5 цифровом потоке. Импульс с цифрового компаратора 5 поступает на второй регистр

11,который выбирает позицию искомого канала . Сигнал с выхода второго регистра 11 поступает на элемент И-НЕ 6, пропускающий сигнал тактовой частоты с многоступенчатого делител  9 частоты на сумматор 7 по модулю два, через который он проходит на тактовый вход первого регистра 1. На тактовый вход первого регистра 1 через сум- матор 7 по модулю два проход т также импульсы с фазовращател  13. На информационный вход первого регистра 1 поступает, кроме того, групповой сигнал с формировател  9 воспроизводимых кодов аналоговых сигналов, представл ющий собой цифровой поток, следующий со скоростью передачи 1024 кбит/с

С выхода первого регистра 1 информаци  поступает на третий регистр 12, где считываетс  в соответствии с передним фронтом тактового импульса, поступающего через элемент НЕ 16. С третьего регистра 12 информаци  выбранного канала поступает на декодер 14, в котором преобразуетс  из цифровой формы в аналоговый сигнал, контролируемый блоком 15 отображени  аналоговых сигналов.

Claims (1)

1. Формула изобретени  Устройство дл  контрол  воспроизво- димых кодов аналоговых сигналов, содержащее первый регистр, подсоединенный информационным входом к информационному выходу формировател  воспроизводи- мых кодов аналоговых сигналов, дешифратор, соединенный выходами с входами индикаторов, цифровой компаратор, элемент И-НЕ, сумматор по модулю два и входную шину управл ющих импульсов, о т- личающеес  тем, что, с целью ускорени  процесса контрол  воспроизводимых кодов аналоговых сигналов при одновременном повышении его достоверности, в устройст;

   во введены многоступенчатый делитель частоты , подсоединенный тактовым и фазирующим входами соответственно к тактовому и фазирующему выходам формировател  воспроизводимых кодов аналоговых сигналов , реверсивный счетчик, соединенный тактовым входом с входной шиной управл ющих импульсов и подключенный выходами двоииного кода и выходами дес тичного кода соответственно к первой группе входов цифрового компаратора и к входам дешифратора , второй регистр, подсоединенный информационным входом к выходу цифрового компаратора и подключенный выходом к первому входу элемента И-НЕ, соединенного выходом с первым входом сумматора по модулю два, выход которого подключен к тактовому входу первого регистра, третий регистр, соединенный информационным входом с выходом первого регистра, фазовращатель , декодер, блок отображени  аналоговых сигналов и элемент НЕ, причем выходы многоступенчатого делител  частоты подключены к второй группе входов цифрового компаратора, к информационному входу фазовращател , к тактовому входу второго регистра, к второму входу элемента И-НЕ и к тактовому входу декодера, соединенного выходом с входом блока отображени  аналоговых сигналов и подсоединенного информационным входом к выходу третьего регистра, тактовый вход третьего регистра соединен через элемент НЕ с выходом фазовращател , подключенным к второму входу сумматора по модулю два, а управл ющий вход фазовращател  подсоединен к управл ющему выходу реверсивного счетчика.