SU1676103A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU1676103A1 SU1676103A1 SU894708517A SU4708517A SU1676103A1 SU 1676103 A1 SU1676103 A1 SU 1676103A1 SU 894708517 A SU894708517 A SU 894708517A SU 4708517 A SU4708517 A SU 4708517A SU 1676103 A1 SU1676103 A1 SU 1676103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control
- outputs
- register
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к измерительной технике. Цель изобретени - повышение функциональной надежности путем обеспечени непрерывного контрол узлов устройства. Это достигаетс тем, что в устройство , содержащее аналоговый коммутатор 2, интегратор 4, цифроаналоговый преобразователь 3, компаратор 5, счетчики 6, 7 младших и старших разр дов, блок 10 управлени и контрол , введены регистры 8, 11. 1 з.п ф-лы, 4 табл., 4 ил.
Description
О
VJ о
о
GJ
Изобретение относитс к измерительной технике и может быть использовано в системах автоматического контрол .
Целью изобретени вл етс повышение функциональной надежности путем обеспечени непрерывного контрол .
На фиг.1 представлена функциональна схема устройства; на фиг.2 - функциональна схема блока управлени ; на фиг.З - фун- кциональна схема аналогового коммутатора; на фиг.4 - временна диаграмма работы АЦП.
Устройство (фиг.1) содержит аналоговый вход 1, аналоговый коммутатор 2, циф- роаналоговый преобразователь 3, построенный по принципу широтно-им- пульсной модул ции, интегратор 4, компаратор 5, счетчик 6 младших разр дов 6, счетчик 7 старших разр дов, регистр 8, программное устройство 9, блок 10 управлени и контрол , регистр 11, шину 12 нормированного кода NH, ширину 13 данных, шину 14 адреса, шину 15 управлени .
Блок управлени и контрол (фиг.2) содержит входы 16, программное устройство 17, вход 18, выходы 19-22. коммутатор 23 каналов, блок 24 запоминани пол рности, блок 25 формировани выборок сигнала, широтно-импульсный модул тор 26, коммутатор 27, элементы И 28 и 29, программную логическую матрицу 30, выходы 31, 32 и 33 коммутатора, программное устройство 1-7 имеет выход 34 сигналов нормированной длительности tH, выход 35 сигнала образцовой частоты fi, выход 36 сигнала образцовой частоты f2, выход 37 образцового времени То, выход 38 сигнала разделени выборок tp, вход 18 содержит линию 39 логического сигнала коммутации Ф, линию 40 режимов, коммутатор 23 содержит элемент И 41, блок 24 содержит триггеры 42 и 43, элементы И-НЕ 44 и 45, инвертор 46, блок 25 содержит элементы И-НЕ 47, широтно- импульсный модул тор 26 содержит инверторы 48, триггеры 49, коммутатор 27 содержит элементы И-НЕ 50. Аналоговый коммутатор (фиг.З) содержит источники 51-54 напр жений, ключи 55 и 56, резисторы 57.
На фиг.4 обозначено: 58 - напр жение на выходе интегратора; 61 - логические уровни на выходе компаратора 5; 59 - образцовое врем первой Т01, и второй Т02 выборок на выходе блока V7; 60 - напр жение сигнала разделени выборок. tp; 62 - импульсы формировани сигналов с нормированной длительностью tH; 63 - напр жение сигналов рабочей txi и нормированный tHi длительности первой выборки; 64 - напр жение сигналов рабочей txi и нормированной tH2 длительности второй выборки.
Блок 10 обеспечивает работу АЦП в шести основных режимах: Режим I, Режим
II, Режим III,Контроль , Контроль II,Контроль III1 .
В режиме I работает только перва выборка и АЦП измер ет напр жение как вольтметр, преобразу входное напр же0 ние в цифровой код, фиксированный в счетчике старших разр дов.
В режиме II работают обе выборки, обеспечива дифференциальные измерени входного напр жени ,
5 В режиме III измер етс отклонение входной величины от номинального напр жени , заданного кодом Мн. При Мн О АЦП работает как милливольтметр, фиксиру выходной код в счетчике младших раз0 р дов.
Изменение режимов производитс с по- мощью двух разр дов регистра 11, которые обозначены Zi и 7.2. Режимам I, II, III соответствуют следующие коды Zi и 22. Режим
5 Г (00); Режим И (01); Режим lit (10).
В режиме Контроль I производитс проверка блоков 6-11. В этом режиме блок 10 формирует определенные логические уровни и импульсы нормированной дли0 тельности, которые преобразуютс в определенные кодовые комбинации, В режиме Контроль I можно провер ть коды NI; N2; N N1 + N2; N N1 - N2, что позвол ет проводить выборочную проверку опреде5 ленных блоков.
В режиме Контроль II производитс проверка блоков 2,4 и 5 и аддитивных ошибок при работе АЦП в режимах 1,11,111,
В режиме Контроль III, кроме блоков
0 2,4 и 5, производитс проверка блока 3, а также мультипликативных ошибок при работе АЦП в режимах 1,11,111.
Режимы контрол задаютс с помощью разр дов регистра 11.
5 Данное устройство обеспечивает непрерывный контроль как всего АЦП, так и его основных узлов, что повышает достоверность контрол и надежность систем, в которых он примен етс .
0 Функции программного устройства могут выполн ть самые различные аппаратные средства, например, контроллер К-20 (МС 2702), однокристальна микро-ЭВМ {КР 1816 BE 48). Так как контроллер систе5 мы имеет св зь с АЦП по шинами 13,14 и 15, то функции программного устройства 17 могут выполн тьс тем же контроллером через соответствующие порты ввода- вывода. Ввиду того, что тактова частота контроллера стабилизирована кварцем,
целесообразно Т0 и tH формирователь подпрограммой Врем , а дл получени частоты fi и f2 - использовать таймер этого же контроллера. В АЦП ti 50 кГц, fa 100/3 кГц. В табл.1-2 даны обозначени портов ввода-вывода, их назначение и линии, к которым они подключены.
Рассматривают в качестве примера программу Контроль (режим 2): Zi 0; 7.1 1; PZ 01, числовой эквивалент времени tHi N1 1099 (N1 ), числовой эквивалент времени tH2 N2 499
(N2
В комментари х к прогоамме (табл.3) указаны конкретные контрольные коды и узлы АЦП и блока 10. На фиг.2 приведены дополнительные обозначени , по сн ющие -программу.
Программируема логическа матрица может быть выполнена по следующему алгоритму .
Входные переменные по пор дку обозначают Х-|,Х2,Хз,Х4,Х5,Хб. Выходные сигналы , управл ющие (шина 19), обозначают соответственно Yi,Y2,Y3.Y4,Y7,Ya. В табл.4 представлены переключательные функции дл основного алгоритма, где X - произвольное состо ние.
YI X1X2X3X4X5X6:
Y2 Х1Х2ХзХ4Х5Хб + Х1Х 2ХзХ4Х5Хб;
Ys XiX2X3X4XsXe + Х ХзХ ХбХе;
Y4 X1X2X3X4X5X5 + Х1Х2ХзХ4Х 5Хб;
Y Х 1X2X3X4X5X6;
Ys X 1X2X3X4X5X6.
Claims (1)
1. Аналого-цифровой преобразователь, содержащий аналоговый коммутатор, первый аналоговый вход которого вл етс входной шиной, второй аналоговый вход - через цифро-аналоговый преобразователь соединен с соответствующими первыми выходами счетчика старших разр дов, управл ющий вход аналогового коммутатора соединен с первым выходом блока управлени и контрол , а выход - через последова- тельно соединенные интегратор и компаратор соединен с первым входом блока управлени и контрол , второй и третий выходы которого соединены соответственно с входом счетчика младших разр дов и первым входом счетчика старших разр дов, второй вход которого вл етс шиной нормированного кода, отличающийс тем, что, с целью повышени функциональной надежности путем обеспечени непрерывного контрол узлов устройства, в него введены два регистра, причем выходы счетчика младших разр дов и вторые выходы счетчика старших разр дов соединены соответственно с первыми и вторыми входами первого регистра, третий вход которого соединен с четвертым выходом блока управлени и контрол , четвертый вход первого регистра объединен с первым входом второго регистра и вл етс шиной управлени , п тый вход объединен с вторым входом второго регистра и вл етс адресной шиной,
0 выходы первого регистра соединены с соответствующими третьими входами второго регистра и вл ютс шиной данных, выходы второго регистра соединены соо ветствен- чо со вторыми входами блокз управлени и
5 контроле
2, Преобразователе по л.1, о т л и ч а ю- щ и и с тем, что бпок управлени и контрол выполнен на программном устройстве, программной логической матрице, двух эле0 ментах И и последовательно соединенных оммутаторов каналов, блоке запоминани пол рности, блока формировани выборок сигнала, широтно-импульсном модул торе и коммутаторе, первый выход которого сое5 дичен с первыми входами первого элемента И, программной логической матрицы и вторым входом блокз запоминсзнич пол рности , второй выход соединен с первым входом второго элемента И и вторым вхо
0 дом программной логической матрицы, третий выход коммутатора соединен с вторым входом блока формировани выборок сигнала , второй вход коммутатора соединен с первым выходом программного устройства
5 и третьим входом программной логической матрицы, второй выход программного устройства соединен с четвертым входом программной логической матрицы, вторым входом широтно-импульсного модул тора,
0 третьими входами блока запоминани пол рности и коммутатора, третий, четвертый и п тый выходы программного устройства соединены соответственно с вторыми входами второго и первого элементов И и
5 третьим входом блока формировани выборок сигнала, четвертый вход которого соединен с первым входом коммутатора каналов , второй вход которого вл етс первым входом блока третий вход объединен с
0 его четвертым входом, с п тым входом программируемой логической матрицы и вл етс Еторым входом блока, второй выход блока запоминани пол рности объединен с его первым выходом, соединен с
5 шестым входом программируемой логической матрицы и вл етс четвертым выходом б 1ока, третий, четвертый и п тый выходы блока запоминани пол рности соединены соответственно с п тым, шестым и седьмым сходами блока формировани выборок сигнала, выходы программируемой логической матрицы, первого и второго элементов И вл ютс соответственно первым, третьим и вторым выходами блока.
п
етка Мнемоника ачало CALL
MVIA
OUT
MVIA
OUT
MVIA
OUT
MVIA OUT
MVTA OVT
MVTA OVT
CALL
MVIA OVT
MVIA OUT
MVIA OVT
Операнд
INI
Ф1
ADPZ
Ф1
ADP3
ФФ
ADP5
ФФ ADP8
Ф1 ADP4
Ф1 ADP6
TIMET
фф ADP6
Ф1 TIMEPF1
Ф1 ADPZ
Таблица 1
Таблица 2
Таблица 3
I
Комментарий
Подпрограмма инициализации портов тайм и установка начальных условий АЦП
Установка режима регистра 11 PZ
Регистр 11 .- блок 24 подключение к 23 порта РЗ и Р7 к 25 Отключение 4701, 47,3, формирующих tXo Подключение Р5 к 30 К, - К„ : - О
Разрешаетс прохождение tm блока к 28„ После квантовани в 28 на 7 пост 1099 импульсов (перва выборка)
Подключаетс Р4 к 23 положительна пол рность
Формирование Тв
Запись знака из порта Р4 в 42
CALL TAMEToi подпрограмма врем TOJ
Включаетс таймер
Формирование tn«
на 8 проходит 1099 импульсов
1676103
1 10
Продолжение табл„ 3
CD-J.&.CJNJ- CnOl CJM-.
OOOOO- OX X
oo- oooo- - o o-
- ooo- oooooo-
К дых 79
Я
59
60
61
62
66
64
К
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894708517A SU1676103A1 (ru) | 1989-06-21 | 1989-06-21 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894708517A SU1676103A1 (ru) | 1989-06-21 | 1989-06-21 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1676103A1 true SU1676103A1 (ru) | 1991-09-07 |
Family
ID=21455770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894708517A SU1676103A1 (ru) | 1989-06-21 | 1989-06-21 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1676103A1 (ru) |
-
1989
- 1989-06-21 SU SU894708517A patent/SU1676103A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 790289,кл. Н 03 М 1/10, 1980. Интегрирующий цифровой вольтметр. Техническое руководство ТР-6567. Перевод 2608. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1676103A1 (ru) | Аналого-цифровой преобразователь | |
SU1070528A1 (ru) | Многофазный импульсный стабилизатор | |
SU1275308A1 (ru) | Преобразователь активной мощности в цифровой код | |
SU1640822A1 (ru) | Преобразователь частоты в код | |
SU886235A1 (ru) | Преобразователь цифровых кодов в скважность импульсов | |
SU924859A1 (ru) | Преобразователь частоты в код | |
SU1064453A1 (ru) | Цифро-аналоговый преобразователь | |
SU1336095A1 (ru) | Устройство дл цифровой индикации | |
SU1647449A1 (ru) | Калибратор фазы | |
SU1264135A1 (ru) | Двухканальный врем импульсный преобразователь | |
SU540269A1 (ru) | Цифровой интегратор с контролем | |
SU534851A1 (ru) | Счетный триггер | |
JPH019019Y2 (ru) | ||
SU1596354A1 (ru) | Устройство дл воспроизведени гистерезисных функций | |
SU1698793A1 (ru) | Устройство дл определени направлени вращени | |
SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
SU1325702A1 (ru) | Врем импульсный преобразователь отношени величин | |
SU1547075A1 (ru) | Преобразователь кодов | |
SU985944A1 (ru) | Счетчик-таймер | |
SU1241479A1 (ru) | Устройство дл дельта-модул ции | |
SU1647890A1 (ru) | Декадное счетное устройство | |
SU1564686A1 (ru) | Устройство дл индикации | |
SU1298896A1 (ru) | Многоканальный анализатор логических состо ний | |
SU416865A1 (ru) | ||
SU894794A1 (ru) | Запоминающее устройство на приборах с переносом зар да |