SU1674259A1 - Устройство формировани импульсов тока управлени дл доменной пам ти - Google Patents
Устройство формировани импульсов тока управлени дл доменной пам ти Download PDFInfo
- Publication number
- SU1674259A1 SU1674259A1 SU894731794A SU4731794A SU1674259A1 SU 1674259 A1 SU1674259 A1 SU 1674259A1 SU 894731794 A SU894731794 A SU 894731794A SU 4731794 A SU4731794 A SU 4731794A SU 1674259 A1 SU1674259 A1 SU 1674259A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- unit
- input
- outputs
- control unit
- output
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при разработке запоминающих устройств на цилиндрических магнитных доменах. Целью изобретени вл етс повышение надежности устройства. Устройство содержит блок 1 усилителей мощности импульсов тока, задающий генератор 3, блок 4 фазового управлени , реверсивный сдвигающий регистр 5, блок 6 защиты, блок 7 запуска и блок 8 программного управлени с соответствующими св з ми. 7 ил.
Description
1
(21)4731794/24 (22)29.06.89 (46)30.08.91. Бюл. №32
(71)Всесоюзный научно-исследовательский институт Альтаир и Московский текстильный институт им, А.Н.Косыгина
(72)Е.В.Горохов, В.А.Драчук, А.М.Иванов, В.И.Косое, А.И.Савельев и В.В.Шадрин (53)681.327.66(088.8)
(56) За вка Японии № 57-122229, кл. G 11 С 19/08, опублик. 1982.
Бо рченков М.А. и др. Магнитные доменные и логические запоминающие устройства . - М.: Энерги , 1974, с. 126.
(54) УСТРОЙСТВО ФОРМИРОВАНИЯ ИМПУЛЬСОВ ТОКА УПРАВЛЕНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ
(57) Изобретение относитс к вычислительной технике и может быть использовано при разработке запоминающих устройств на цилиндрических магнитных доменах. Целью изобретени вл етс повышение надежности устройства. Устройство содержит блок 1 усилителей мощности импульсов тока, задающий генератор 3, блок 4 фазового управлени , реверсивный сдвигающий регистр 5, блок 6 защиты, блок 7 запуска и блок 8 программного управлени с соответствующими св з ми. 7 ил.
сл
о VJ
го сл ю
Фиг.1
Изобретение относитс к вычислительной технике и может быть использовано при разработке запоминающих устройств на цилиндрических магнитных доменах (ЦМД).
Целью изобретени вл етс повышение надежности устройства.
На фиг.1 изображена блок-схема предложенного устройства; на фиг,2 - то же, задающего генератора; на фиг.З - то же, блока фазового управлени ; на фиг.4 - то же, реверсивного сдвигающего регистра; на фиг.5 - принципиальна схема блока защиты; на фиг.6 - то же. блока запуска; на фиг.7 - блок-схема блока программного управлени .
Устройство формировани импульсов тока управлени дл доменной пам ти содержит блок 1 усилителей мощности импульсов тока, выходы 2 которого вл ютс управл ющими выходами устройства, задающий генератор 3, блок 4 фазового управ,-, пени , реверсивный сдвигающий регистр 5, блок б защиты, блок 7 запуска и блок 8 программного управлени . Выход задающего генератора 3 подключен к входу Сдвиг вправо реверсивного сдвигающего регистра 5, выход которого соединен с входом блока 6 защиты. Выход блока 6 защиты подключен к первому входу блока 7 запуска; к второму4i третьему входам которого подсоединены соответственно первый и второй выходы блока 4 фазового управлени . Выходы блока 7 запуска подключены соответственно к первому и второму входам блока 1 усилителей мощности импульсов тока, третий и четвертый входы которого соединены соответственно с третьим и четвертым выходами блока 4 фазового управлени . Выходы блока 4 фазового управлени подключены к первому и второму выходам блока 8 программного управлени , третий выход которого соединен с входом Сдвиг влево реверсивного сдвигающего регистра 5, его четвертый выход подключен к входу установки в О реверсивного сдвигающего регистра, а вход блока 8 программного управлени - к выходу задающего генератора 3.
Блок 1 усилителей мощности импульсов тока может быть выполнен по любой известной схеме, обеспечивающей усиление мощности импульсов тока.
Задающий генератор 3 может бьпь выполнен по одной из известных схем, обеспечивающих необходимую частоту следовани импульсов (фиг.2). Работа схемы определ етс врем задающей цепью: длительность импульсов и частота их следовани задаютс емкостью кварцевого элемента и резистором.
Блок 4 фазового управлени может быть выполнен, например, в соответствии с принципиальной электрической схемой, приведенной на фиг.З, на микросхемах серии
К155.
В отсутствие сигнала Стоп и при действии сигнала Фаза на соответствующих входах блока 4 фазового управлени на его выходах формируютс сигналы Фаза А и
0 Фаза А или Фаза В и Фаза В (в зависимости от присутстви или отсутстви сигнала Фаза). Как только поступит сигнал Стоп, формирование сигналов Фаза А, Фаза А , Фаза В, Фаза В прекращает5 с .
Реверсивный сдвигающий регистр 5, последовательно заполн ющийс в пр мом направлении единицами, а затем в обратном направлении - нул ми, может быть построен на микросхеме К155ИР13 в
0 соответствии с принципиальной электрической схемой, изображенной на фиг.4.
Реверсивный сдвигающий регистр 5 работает следующим образом.
На его вход С поступают сигналы зада5 ющего генератора 3. Сигнал установа нул на входе R отсутствует. На входах So и Si действует сигнал, поступающий с блока 8 программного управлени и определ ющий режим заполнени (в пр мом или обратном
0 направлении). Как только реверсивный сдвигающий регистр 5 заполн етс последовательно единицами в пр мом направлении , на входах So и Si реверсивно измен ютс сигналы, определ заполне5 ние нул ми реверсивного сдвигающего регистра 5 в обратном направлении. Как только завершаетс полный цикл работы реверсивного сдвигающего регистра 5, на его вход R поступает сигнал Установ нул с
0 блока 8 программного управлени .
Выходы микросхемы К155ИР13 через резисторы подключены к общему выходу реверсивного сдвигающего регистра 5. Форма сигнала на этом выходе определ етс номи5 налами резисторов. Если все резисторы имеют один и тот же номинал, форма сигнала на этом выходе будет треугольной. Однако при соответствующих номиналах резисторов форма напр жени на выходе
0 реверсивного сдвигающего регистра 5 будет близкой к (sin a) t).
Блок 6 защиты, обеспечивающий защиту блока 1 усилителей мощности импульсов тока 1 от останова реверсивного сдвигаю5 щего регистра 5. может быть построен, например , по схеме, изображенной на фиг.5. Очевидно, что при отсутствии сигнала на входе блока 6 защиты сигнал на выходе также отсутствует, что исключает протекание больших токов в блоке усилителей мощности .
Блок 7 запуска, обеспечивающий запуск блока 1 усилителей мощности импульсов тока, может быть реализован, например, по схеме, приведенной на фиг.6.
Блок 6 защиты выполнен из двух однотипных схем, кажда из которых содержит усилитель напр жени со стабилизацией работы тока в базовой цепи, и эмиттерного повторител , вл ющегос согласующим элементом между усилителем напр жени и блоком усилителей мощности. Включение и выключение усилителей напр жени осуществл етс в цепи базы инвертором с открытым коллектором.
Блок 8 программного управлени проектируетс в соответствии с требуемой вре- менной диаграммой формировани импульсов тока управлени и может быть реализован как аппаратным, так и программным способом. В свою очередь, аппаратный способ реализации, как обеспечивающий наибольшее быстродействие , может быть выполнен с использованием различных технических решений, на пример автоматов с жесткой логикой функционировани , посто нных запоминающих устройств, в которых записана программа формировани последовательности импульсов тока.
Устройство работает следующим образом .
При включении задающего генератора 3 вырабатываютс импульсы, поступающие на первый вход реверсивного сдвигающего регистра 5 и вход блока 8 программного управлени . На выходе реверсивного сдвигающего регистра 5 вырабатываетс сигнал, близкий по форме к (f(t)) при соответствующем выборе номиналов резисторов на выходах реверсивного сдвигающего регистра 5, например близкой к треугольной форме при равных номиналах резисторов на выходах реверсивного сдвигающего регистра 5. На первом выходе блока 8 программного управлени формируетс сигнал Фаза, на его втором выходе -сигнал Стоп, на третьем выходе - сигнал Уставов нул дл установки О реверсивного сдвигающего регистра, на его четвертом выходе - сигнал Сдвиг влево.
Сигналы с выхода реверсивного сдвига- .ющего регистра 5 поступают на блок 6 защиты , обеспечивающий защиту блока 1 усилителей мощности импульсов тока от останова регистра 5.
С выхода блока б защиты сигнал поступает на первый вход блока 7 запуска, а на
два других его входа поступают сигналы с первого и второго выходов блока 4, который функционирует под воздействием сигналов Фаза и Стоп, поступающих с блока 8 Сигналы с двух выходов блока 7 поступают
на два-первых входа блока 1. на два других входа которого поступают управл ющие сигналы с третьего и четвертого выходов блока 4. Под воздействием этих сигналов блок 1 вырабатывает импульсы тока, форма
которых задаетс регистром 5, путем соответствующего выбора номиналов резисторов . Импульсы тока вырабатываютс блоком 1 до тех пор. пока на втором выходе блока 8 не по витс сигнал Стоп, который
обусловит прекращение формировани импульсов тока на выходах блока 1, на выходах которого возникает пауза, длительность которой определ етс блоком 8. После окончани паузы цикл работы устройства
продолжаетс
Claims (1)
- Формула изобретени Устройство формировани импульсов тока управлени дл доменной пам ти, содержащее блок усилителей мощности импульсов тока, выходы которого вл ютс управл ющими выходами устройства, задающий генератор, блок фазового управлени , отличающеес тем, что, с цельюповышени надежности устройства, оно содержит реверсивный сдвигающий регистр, блок защиты, блок запуска, блок программного управлени , выход задающего генератора подключен к входу Сдвиг вправореверсивного сдвигающего регистра, выход которого соединен с управл ющим входом блока защиты, выход которого подключен к разрешающему входу блока запуска, к входам установки фазы которого подключенысоответственно первый и второй управл ющие выходы блока фазового управлени , уп- равл ющие выходы блока запуска подключены соответственно к первому и второму входам запуска блока усилителеймощности импульсов тока, входы установки фазы которого соединены с третьим и четвертым управл ющими выходами блока фазового управлени , вход установки фазы и запрещающий вход которого подключенысоответственно к первому и второму управл ющим выходам блока программного управлени , третий и четвертый управл ющие выходы которого подключена соответственно к входу Сдвиг влево и к входу установкив О реверсивного сдвигающего регистра, управл ющий вход блока программного управлени подключен к выходу задающего генератора.На блохи 1 иС задающегоLНа блох 6Фиг. 4На блок 7Фиг. 5с блокадНа первыйНа второй.фиг. 6
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894731794A SU1674259A1 (ru) | 1989-06-29 | 1989-06-29 | Устройство формировани импульсов тока управлени дл доменной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894731794A SU1674259A1 (ru) | 1989-06-29 | 1989-06-29 | Устройство формировани импульсов тока управлени дл доменной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674259A1 true SU1674259A1 (ru) | 1991-08-30 |
Family
ID=21467096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894731794A SU1674259A1 (ru) | 1989-06-29 | 1989-06-29 | Устройство формировани импульсов тока управлени дл доменной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674259A1 (ru) |
-
1989
- 1989-06-29 SU SU894731794A patent/SU1674259A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961269A (en) | Multiple phase clock generator | |
US6252441B1 (en) | Synchronous data sampling circuit | |
JPH07202686A (ja) | パルス発生器 | |
US4542301A (en) | Clock pulse generating circuit | |
US3735277A (en) | Multiple phase clock generator circuit | |
US4101790A (en) | Shift register with reduced number of components | |
KR880000880A (ko) | 비 교 기 | |
US3610951A (en) | Dynamic shift register | |
GB1380570A (en) | Logical circuit arrangements | |
US3946255A (en) | Signal generator | |
JP2532740B2 (ja) | アドレス遷移検出回路 | |
SU1674259A1 (ru) | Устройство формировани импульсов тока управлени дл доменной пам ти | |
JPS634151B2 (ru) | ||
US3138723A (en) | Dynamic storage circuit utilizing two tunnel diodes and reflective delay line | |
JP2844770B2 (ja) | シフトレジスタ回路 | |
SU1347160A1 (ru) | Многофазный генератор импульсов | |
SU399054A1 (ru) | Формирователь импульсов | |
SU1083349A1 (ru) | Формирователь импульсов | |
SU439922A1 (ru) | Логическа схема | |
KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
JPH07131308A (ja) | クロックスキュー抑制回路 | |
SU714634A1 (ru) | Умножитель частоты | |
SU1499437A1 (ru) | Генератор последовательностей импульсов | |
KR0118634Y1 (ko) | 주파수 체배기 | |
SU1509897A1 (ru) | Сигнатурный анализатор |