SU1667243A1 - Счетное устройство - Google Patents

Счетное устройство Download PDF

Info

Publication number
SU1667243A1
SU1667243A1 SU894691183A SU4691183A SU1667243A1 SU 1667243 A1 SU1667243 A1 SU 1667243A1 SU 894691183 A SU894691183 A SU 894691183A SU 4691183 A SU4691183 A SU 4691183A SU 1667243 A1 SU1667243 A1 SU 1667243A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
counter
elements
binary counter
Prior art date
Application number
SU894691183A
Other languages
English (en)
Inventor
Людмила Николаевна Матвеева
Original Assignee
Предприятие П/Я М-5783
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5783 filed Critical Предприятие П/Я М-5783
Priority to SU894691183A priority Critical patent/SU1667243A1/ru
Application granted granted Critical
Publication of SU1667243A1 publication Critical patent/SU1667243A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к цифровой и вычислительной технике и может быть использовано в устройствах обработки цифровой информации. Цель изобретени  - повышение достоверности функционировани  при работе с двоичным коэффициентом пересчета. Предлагаемое счетное устройство содержит двоичный счетчик 1 с входами поразр дного сброса, шину 10 кода управлени , элемент ИЛИ 3, элементы И 6-1 - 6-N, дешифратор 8 и дополнительные элементы ИЛИ 7-1 - 7-N по числу разр дов счетчика. В счетном устройстве управление сводитс  к запрету счета одному из триггеров двоичного счетчика, в результате программируемый счетчик работает без обратных св зей в режиме естественного двоичного счета, идентичном режиму работы непрограммируемого двоичного счетчика. 2 ил.

Description

Изобретение относится к цифровой и вычислительной технике и может быть использовано в устройствах обработки цифровой информации.
Целью изобретения является повыше- 5 ние достоверности функционирования при работе с двоичным коэффициентом пересчета.
На фиг. 1 показана структурная схема счетного устройства; на фиг. 2 - временные 10 диаграммы, поясняющие его работу.
Счетное устройство содержит двоичный счетчик 1 с входами 2-1 - 2-п поразрядного сброса, элемент ИЛИ 3, выход которого является выходом 4 счетного устройства, вход 15 5 которого соединен с входом двоичного счетчика 1, и элементы И 6-1 - 6-п, выходы элементов И 6-1 соединены с входами элемента ИЛИ 3. первый вход каждого I + 1-го элемента И соединен с инверсным выходом 20 i-го разряда двоичного счетчика 1, а первый вход первого элемента И 6-1 соединен с входом 5 устройства.
Устройство также содержит дополнительные элементы ИЛИ 7-1 - 7-п и дешиф- 25 ратор 8, входы сброса 2-1 разрядов счетчика соединены с, выходами соответствующих дополнительных элементов ИЛИ 7-1 - 7-п, первые входы которых соединены с шиной 9 сброса, а вторые входы соединены с вто- 30 рыми входами соответствующих элементов Ибис выходами дешифратора 8, входы которою являются управляющими входами 10 счетного устройства, а инверсный выход старшего разряда двоичного 35 счетчика соединен с дополнительным входом элемента ИЛИ 3.
В исходном состоянии в соответствии с выбранным коэффициентом пересчета, на входе сброса одного из разрядов счетчика 40 присутствует единичный сигнал, поступающий с выхода соответствующего элемента ИЛИ 7-1 - 7-п, на входах установки нуля остальных разрядов этот сигнал нулевой. Например, для коэффициента 45 пересчета G = 2к единичный сигнал поддерживается на входе установки k-го разряда (к = 0... гД
G = 2 - 1-+Во = 1 Bl = В2 = ... Вп = 0
G = 2 = 2-»Βι = 1 Во= В2 =... Вп = 0 50
G = 2кжВк =1 Во = Bi = ... Вк 1 = = В к+1 ~ В к+1 ~ В η = 0
Работу устройства рассмотрим на примере 4-разрядного счетчика с коэффициентом пересчета G = 22 = 4, при этом Аг = 1; 55 Ао = Ai = Аз = 0, что соответствует коду числа на шине 10.
Устройство подготавливается к работе импульсом начальной установки на шине 9, который устанавливает в ноль все разряды счетчика, т.е. счетчик находится в состоянии 0000. сигнал переноса на выходе 4 отсутствует.
С приходом 1-го импульса счетчик переходит в состояние 0001, выходной перенос не формируется, т.к. Ао = 0. Второй импульс переключает первый (младший) разряд из ’’1 в 0, а второй разряд - из 0 в 1, устанавливая в счетчике состояние 0010. формирующийся при этом перенос из 1-го разряда во 2-й на выход не проходит, т.к. А) = 0.
Третий импульс переключает счетчик в состояние 0011. сигнал переноса не формируется.
Четвертый импульс переключает счетчик в состояние 0000, формирующийся при этом перенос из 2-го разряда в 3-й не переключает 3-й разряд счетчика, т.к. он удерживается в нулевом состоянии сигналом установки нуля, присутствующим на его выходе (вход установки нуля имеет приоритет по сравнению со счетным входом), но Аг = 1 разрешает прохождение переноса на выход. где он может быть использован, например. для переключения следующих каскадов.
Дальше цикл работы счетчика повторяется.
Из диаграммы (фиг. 2) видно, что при Аг = 1 Ао = Аг = Аз = 0.
Счетное устройство работает как двухразрядный двоичный счетчик с естественной последовательностью смены состояний:
0000
0001
0010 0011 0000
Если все управляющие сигналы равны нулю: Ao = Ai = Аг = Аз = 0 (код 2n+1 на шине 10). то счетчик работает как 4-разрядный двоичный счетчик, выходной перенос у которого формируется 4-м старшим разрядом.
Если Ао = 1. то на выход переноса про ходят непосредственно входные счетные импульсы, т.е. реализуется коэффициент пересчета ”1.
Поскольку исключаются переключения неиспользуемых при работе разрядов, повышается достоверность функционирования счетного устройства.

Claims (1)

  1. Формула изобретения
    Счетное устройство, содержащее двоичный счетчик с входами поразрядного сброса. элемент ИЛИ. выход которого является выходом счетного устройства, вход которого соединен с входом двоичного счетчика, и элементы И, число которых равно числу разрядов двоичного счетчика, выходы элементов И соединены с входами элемента ИЛИ, первый вход каждого (I + 1)-го элемента И соединен с инверсным выходом Ι-го разряда двоичного счетчика, а пергвый вход первого элемента И соединен с входом устройства, отличающееся тем, что, с целью повышения достоверности функционирования при работе с двоичным коэффициентом пересчета, в него введены дополнительные элементы ИЛИ по числу разрядов и дешифратор, входы сброса разрядов счетчика соединены с выходами соответствующих дополнительных 5 элементов ИЛИ, первые входы которых соединены с шиной сброса, а вторые входы с вторыми входами соответствующих элементов И и с выходами дешифратора, входы которого являются управляющими 10 входами счетного устройства, а инверсный выход старшего разряда двоичного счетчика соединен с дополнительным входом элемента ИЛИ.
    Составитель О. Скворцов Редактор М. Циткина Техред М.Моргентал Корректор Э. Лончакова
    Заказ 2533 Тираж 462 Подписное
    ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5
    Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101
SU894691183A 1989-05-11 1989-05-11 Счетное устройство SU1667243A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894691183A SU1667243A1 (ru) 1989-05-11 1989-05-11 Счетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894691183A SU1667243A1 (ru) 1989-05-11 1989-05-11 Счетное устройство

Publications (1)

Publication Number Publication Date
SU1667243A1 true SU1667243A1 (ru) 1991-07-30

Family

ID=21447501

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894691183A SU1667243A1 (ru) 1989-05-11 1989-05-11 Счетное устройство

Country Status (1)

Country Link
SU (1) SU1667243A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1095413, кл. Н 03 К 23/00, 1983. Применение интегральных микросхем в электронной вычислительной технике. Справочник. М.: Радио и св зь, 1986 с. 38, рис. 3-28. *

Similar Documents

Publication Publication Date Title
US4780894A (en) N-bit gray code counter
US5045854A (en) Integrated high speed synchronous counter with asynchronous read-out
SU1667243A1 (ru) Счетное устройство
US4290050A (en) Digital-analog converter utilizing fibonacci series
CA1265251A (en) Signal conversion circuits
US3110894A (en) Digital-to-analog converter
SU1383490A1 (ru) Комбинированный счетчик
SU1005317A1 (ru) Пороговый логический элемент
SU754409A1 (ru) Устройство длясравнения чисел 1
SU1062645A1 (ru) Программно-временное устройство
SU1314335A1 (ru) Устройство дл сравнени двух чисел
SU1569821A1 (ru) Устройство дл сортировки
SU1133598A2 (ru) Вычислительное устройство дл первичной обработки сигналов
SU1092730A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1242949A1 (ru) Приоритетное устройство дл обслуживани запросов в пор дке поступлени
SU1725215A1 (ru) Устройство дл сортировки чисел
SU1277377A1 (ru) Распределитель сигналов с троичной последовательностью включени каналов
SU1236616A1 (ru) Преобразователь двоично-дес тичного кода в двоичный
SU1012239A1 (ru) Устройство дл упор дочивани чисел
SU1229954A1 (ru) Способ след щего аналого-цифрового преобразовани и устройство дл его осуществлени
SU714394A1 (ru) Устройство дл извлечени квадратного корн
SU1117631A1 (ru) Устройство дл сортировки чисел
SU657435A1 (ru) К-значный фазоимпульсатор сумматор
SU1102031A1 (ru) След щий аналого-цифровой преобразователь
SU849198A1 (ru) Реверсивный преобразовательдВОичНОгО КОдА B дВОичНО-дЕС ТичНый