SU1665508A1 - Устройство контрол временных интервалов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и контрол . Цель изобретени  - повышение быстродействи  при одновременном расширении функциональных возможностей путем обеспечени  возможности индикации попадани  временного интервала в диапазон допуска и индикации отсутстви  входных импульсов. Дл  достижени  цели в устройство, содержащее конденсатор 1, резистор 3, разр дный ключ 7, первый пороговый элемент 9 и входную шину 11, введены триггеры 12, 13, элемент ИЛИ 14, элемент И 15, конденсатор 2, регистор 4, разр дный ключ 8 и второй пороговый элемент 10. На конденсаторах 1, 2 во врем  пауз между входными импульсами формируютс  нарастающие напр жени . При превышении этими напр жени ми уровней, соответствующих T_мин и T_макс, срабатывают пороговые элементы 9, 10. Логические элементы и триггеры формируют необходимые выходные сигналы. На чертеже показаны также шины 5, 6 питани  и выходные шины 16 - 18. 3 ил.

Description

0 О

ел ел о

00

Изобретение откоситс  к импульсной ехнике и может быть использовано в устойствах автоматики и контрол .

Цель изобретени  - повышение быстроействи  при одновременном расширении ункциональных возможностей путем обесечени  возможности индикации попадани  временного интервала в диапазон опуска и индикации отсутстви  входных импульсов.

На фиг. 1 приведена структурна  схема стройства; на фиг. 2 и 3 - временные диаграммы .

Устройство содержит первый 1 и второй 2 конденсаторы, первый 3 и второй 4 резисторы , шину 5 питани , общую шину 6, пер- вый 7 и второй 8 разр дные ключи,первый 9 и второй, 10 пороговые элементы, входную шину 11, первый 12 и второй 13 триггеры, элемент ИЛИ 14, элемент И 15, первую 16, вторую 17 и третью 18 выходные шины.

Первые обкладки первого 1 и второго 2 конденсаторов через соответственно первый 3 и второй 4 резисторы соединены с шиной 5, а вторые обкладки - с общей шиной 6. Первый 7 и второй 8 разр дные ключи включены параллельно первому 1 и второму 2 конденсаторам соответственно, а их управл ющие входы соединены с входной шиной 11 и тактовым входом второго триггера 13, Входы первого 9 и второго 10 пороговых элементов соединены с первыми обкладками первого 1 и второго 2 конденсаторов соответственно. Выход первого порогового элемента 9 соединен с первой шиной 6 и первым входом элемента ИЛИ 14, второй вход которого соединен с третьей выходной шиной 18 и выходом второго триггера 13, а выход - с установочным входом первого триггера 12, выход которого соединен с ЁТО- рой выходной шиной 17, а тактовый вход - с выходом элемента И 15, первый вход которого соединен с выходом второго порогового элемента 10 и установочным входом второго триггера 13, а второй вход- с входной шиной 11 и тактовым входом триггера 13.

Устройство работает следующим образом .

На входную шину 11 поступают входные импульсы (Un, фиг. 2,а), длительность интервала Т« между которыми контролируют . Под действием входных импульсов разр дные ключи 7 и 8 замыкаютс  на врем  т и конденсаторы 1 и 2 полностью разр жаютс - через ограничительные резисторы, Во врем  паузы между импульсами (интерврл Т к) конденсаторы 1 и 2 зар жаютс  через резисторы 3 и 4 соответственно. Посто нна  времени цепи из элементов 1 и 3 выбрана

так, чтобы за врем  Тмакс напр жение на конденсаторе 1 достигало напр жени  срабатывани  Ucp, порогового элемента 9, а посто нна  времени цепи из элементов 2 и

4 такова, чтобы за врем  Тмин напр жение на конденсаторе 2 достигало напр жени  срабатывани  порогового элемента 10. (Здесь Тмакс., ТМин. - максимально и минимально допустимые значени  контролируе0 мого временного интервала).

Если длительность контролируемого интервала Т к более Тмакс. (фиг. 2), то в моменты времени ti и t2 напр жени  на конденсаторах 1 и 2 достигают напр жени  Ucp

5 (Ui и U2, фиг. 2, б и г), и на выходах пороговых элементов 9 и 10 формируютс  сигналы с уровнем логической единицы (в дальнейшем 1). При замыкании разр дных ключей 7 и 8 происходит быстрый разр д конденса0 торов 1 и 2, В момент времени t3 напр жени  на конденсаторах 1 и 2 достигают уровн  напр жени  отпускани  UOT пороговых элементов 9 и 10, устанавливаютс  уровни логического нул  (в дальнейшем О).

5 В результате этого на выходах пороговых элементов формируютс  пр моугольные импульсы (Ug и Uio, фиг.2, в и д) с частотой входных импульсов.

В результате обработки импульсов Un

0 и Uio элементом И 15 на его выходе формируютс  короткие импульсы (Uis, фиг. 2, а), которые поступают на тактовый вход триггера 12. На установочный вход R этого триггера через элемент ИЛИ 14 поступают

5 импульсы Ug. Из фиг. 2, а и е видно, что передний фронт импульсов Uis воздействует на тактовый вход триггера 12 в тот момент времени, когда на входе R есть сигнал 1, Поэтому на выходной шине 17 сохран етс 

0 уровень О. На выходной шине 18 также сохран етс  уровень О, так как передний фронт импульсов U ц воздействует на тактовый вход триггера 13 в тот момент, когда на его вход R воздействует уровень 1 импуль5 сов Uio. Таким образом, дл  рассмотренного режима работы на выходных шинах 17 и 18 сохран ютс  сигналы О, а импульсы на выходной шине 16 указывают на то, что Тк Т макс.

0 ТЕсли в моМент времени t4 пауза между импульсами уменьшилась настолько, что стала меньше, чем Тмин (фиг. 2), то напр жени  на конденсаторах 1 и 2 не достигают уровни  Ucp., и на выходах пороговых эле5 ментов 9 и 10 присутствуют сигналы О (Ug и Uio, фиг. 2, в и д). Сигналом Uio блокируетс  работа элемента И15 и разрешаетс  счет импульсов Un триггером 13. В резуль: тате этого на его выходе формируютс  пр моугольные импульсы, поступающие на

выходную шину 18 (фиг. 2,и), Кроме того, импульсы UIB, пройд  через элемент ИЛИ 14, устанавливают на выходной шине 17 сигнал О. В этом режиме работы на выходных шинах 16 и 17 сохран етс  сигнал О, а импульсы на выходной шине 18 указывают на то, что . Как видно из фиг. 2, информаци  об уменьшении контролируемого временного интервала формируетс  на выходных шинах за врем , не превышающее одного периода входных импульсов,

Если контролируемый интервал находитс  в заданном допуске, т.е. ТМин Тк ТМакс, то импульсы формируютс  только на выходе порогового элемента 10 (Uio, фиг. 3, д). Эти импульсы, воздейству  на вход R-триггера 13, обеспечивают на выходной шине 18 сиг- нал О, На выходе элемента И 15 формируютс  короткие импульсы (Uis, фиг. 3, е), под действием которых триггер 12 периодически переключаетс , так как на его входе R есть сигнал О. В результате этого на выходных шинах 16 и 18 сохран етс  сигналом О, а импульсы на выходной шине 17 указывают на ТО, ЧТО Тмин Тк ТМакс.

Если на входную шину 11 импульсы не поступают, то конденсаторы 1 и 2 зар жаютс  до максимального напр жени  и в момент времени ts на выходах пороговых элементов 9 и 10 устанавливаютс  посто нные напр жени  (Ug и Uio, фиг. 3, в и д) уровн  1. На выходных шинах 17 и 18 сохран етс  сигнал О, а посто нное напр жение на выходной шине 16 указывает на то, что входные импульсы на входной шине 11 отсутствуют.

В предлагаемом устройстве информаци  об изменении контролируемого интервала формируетс  на выходных шинах через врем , не превышающее одного периода входных импульсов. В известном устройстве информаци  об уменьшении контролируемого интервала формируетс  через 30 периодов входных импульсов.

Таким образом, быстродействие предлагаемого устройства в несколько раз выше, чем известного устройства. Кроме того, по характеру выходных сигналов в новом устройстве можно судить о наличии или отсутствии импульсов на входной шине.

Следует указать, что предлагаемое устройство может быть использовано дл  допу- скового контрол  частоты входных импульсов, Дл  этого достаточно на входе устройства 5 включить счетный триггер, формирующий импульсы, интервал между которыми равен периоду входных импульсов.

Claims (1)

1. Формула изобретени  Устройство контрол  временных интер- 0 валов, содержащее первый конденсатор, перва  обкладка которого через первый резистор подключена к шине питани , а втора  обкладка - к общей шине, первый разр дный ключ, подключенный параллельно 5 первому конденсатору, управл ющий вход которого подключен к входной шине, и первый пороговый элемент, вход которого соединен с первой обкладкой первого конденсатора, отличающеес  тем, что, с целью

   0 повышени  быстродействи  при одновременном расширении функциональных возможностей , путем обеспечени  возможности индикации паузы большей или меньшей заданной величины, но и равной ей, а также

   5 индикации отсутстви  входных импульсов, в него введены первый и второй триггеры, элемент ИЛИ, элемент И, второй разр дный ключ, второй конденсатор, второй резистор и второй пороговый элемент, вход которого

   0 соединен с выходом второго разр дного ключа, первой обкладкой второго конденсатора и через второй резистор подключен к шине питани , а выход соединен с первым входом элемента И и установочным входом

   5 второго триггера, тактовый вход которого соединен с вторым входом элемента И и входной шиной, тактовый вход первого триггера подключен к выходу элемента И, а установочный вход - к выходу элемента ИЛИ,

   0 первый вход которого соединен с выходом первого порогового элемента, а второй вход -с выходом второго триггера, при этом втора  обкладка второго конденсатора подключена к общей шине, второй разр дный ключ

   5 подключен параллельно второму конденсатору , а управл ющий вход второго ключа соединен с входной шиной, выход первого порогового элемента соединен с первой выходной шиной, а выходы первого и второго

   0 триггеров - с второй и третьей выходными шинами соответственно.