SU1368964A1 - Устройство задержки сигналов - Google Patents

Description

Од Oi

сю

сз о

Изобретение относитс  к импульсной технике и может быть иснользова- но дл  формировани  пачки импульсов с посто нной частотой следовани ,определ емой заданным временем задержки , из пачки импульсов, интервалы между которыми измен ютс .

Цель изобретени  - повышение точности за счет исключени  потери входных сигналов, поступающих во врем  действи  выходнь х импульсов , На чертеже представлена принци- пиальпа  электрическа  схема устройства .

Устройство содержит врем задаю- щую последовательную цепь из резистора 1 и ко1аденсатора 2, включенную между шинами 3 и 4 источника посто )- ного напр жени , тиристор 5 с катодной нагрузкой 6, включенный параллельно конденсатору 2, пороговый по напр жению элемент (стабилитрон) 7, включенньо между точкой соединени  анода тиристора 5 с вьшодом конденсатора 2 и первым входом элемента ИЗ, выход которого соединен с управл ющим электродом тиристора 5, а BTopof вход подключен к выходу элемента ИЛИ 9, первый п-разр дный счетчик JO, вход которого соединен с входом устройства.

В устройство введены второй п-разр дный счетчик 11 и п элементов 12 неравнозначности. Первый и второй входы каждого элемента 12 соединены с выходами соответствующих одноименных разр дов счетчиков JO и 11, выходы элементов 12 соединены с соответствующими входами элемента 9, а вход счетчика 11 подключен к катодной нагрузке 6 тиристора 5,

Устройство работает следующим образом .

При подаче питающего напр жени  на шины 3 и 4 счетчики JO и J1 автоматически устанавливаютс  в нулевое положение (схема установки в нулевое состо ние не показана). В паузе между входными импульсами конденсатор 2 зар жаетс  через резистор 1 от источника питающего напр жени . При подаче на вход устройства пачки (серии) импульсов счетчик 10 запоминает их количество. При запоминании счетчиком 10 первого импульса на выходе элементы 9 и 8 открываютс  (стабилитрон 7 включен) и на управ- л ювдп электрод тиристора 5 подает-

0

5

с  сигнал. Тиристор 5 открьшаетс  и на резисторе 6 выдел етс  экспонен- ниальный импульс. В результате на вход счетчика J1 подаетс  сигнал и его содержимое увеличиваетс  на единицу . При разр де конденсатора 2 тиристор 5 закрьюаетс  (это обеспечиваетс  соответствующим выбором сопротивлени  резистора 1). После закрыти  тиристора 5 начинаетс  зар д конденсатора 2. Когда напр жение на конденсаторе 2 достигает напр жени  порога стабилитрона 7, элемент 8 открьшаетс , включа  тиристор 5, и на резисторе 6 вновь выдел етс  экспоненциальный импульс (элемент 8 может быть открыт только при наличии в счетчиках 10 и И разной информации ). В дальнейшем процессы повтор ютс  до тех пор, пока содержимое счетчика 11 не станет равным содержимому счетчика JO.

При этом каждый из интервалов

5 между соседними входными импульсами одной пачки не должен превышать врем  задержки, равное длительности, зар да конденсатора 2 до опорного напр жени  стабилитрона 7.

Claims (1)

1. 0 Формула изобретени  Устройство задержки сигналов, содержащее врем задающую последовательную RC-цепь, включенную между шинами источника посто нного напр жени ,

   первый п-разр дньй счетчик, вход которого соединен с входом устройства, тиристор с катодной нагрузкой, включенный парадлельно конденсатору врем  задающей последовательной RC-цепи,

   0 пороговый по напр жению элемент, включенный между точкой соединени  анода тиристора с выводом конденсатора врем задающей последовательной БС-цепи и первым выводом элемента И,

   5 выход которого соединен с управл ющим электродом тиристора, а второй вход подключен к выходу элемента ИЛИ, отличающеес  тем, что, с целью повышени  точности, введены второй п-разр дньм счетчик и п элементов неравнозначности, первый и второй входы каждого элемента неравнозначности соединены с выходами соответствующих одноименных разр дов, первого и второго счетчиков, выходы элементов неравнозначности соединены с соответствующими входами элемента ИЛИ, а вход второго счетчика подключен к катодной нагрузке тиристора.

   0

   5