SU1654981A2 - "1 from n" code controller - Google Patents

"1 from n" code controller Download PDF

Info

Publication number
SU1654981A2
SU1654981A2 SU884429668A SU4429668A SU1654981A2 SU 1654981 A2 SU1654981 A2 SU 1654981A2 SU 884429668 A SU884429668 A SU 884429668A SU 4429668 A SU4429668 A SU 4429668A SU 1654981 A2 SU1654981 A2 SU 1654981A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
code
counter
output
multiplexer
Prior art date
Application number
SU884429668A
Other languages
Russian (ru)
Inventor
Николай Алексеевич Ладохин
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU884429668A priority Critical patent/SU1654981A2/en
Application granted granted Critical
Publication of SU1654981A2 publication Critical patent/SU1654981A2/en

Links

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано в качестве устройства контрол  цифровой техники и  вл етс  усовершенствованием изобретени , описанного в авт. св. № 1345353. Изобретение за счет использовани  информации , представленной как в пр мом, так и в инверсном коде, позвол ет повысить быстродействие устройства. Устройство содержит счетчики 1, 2 и 6, дешифратор 3 нул , мультиплексоры 4 и 8, элемент ИЛИ 5 и элемент И 7. 1 ил.The invention relates to computing, can be used as a device for controlling digital technology, and is an improvement of the invention described in ed. St. No. 1345353. The invention by using the information provided in both the forward and inverse code, allows to increase the speed of the device. The device contains counters 1, 2 and 6, a decoder 3 zero, multiplexers 4 and 8, the element OR 5 and the element And 7. 1 Il.

Description

о елabout ate

ЈъЈъ

Ј 00Ј 00

NJNJ

Изобретение относитс  к вычислительной технике, может быть использовано в качестве устройства контрол  цифровой техники и  вл етс  усовершенствованием устройства по авт. св. № 1345353.The invention relates to computing, can be used as a device for controlling digital technology, and is an improvement of the device according to the authors. St. No. 1345353.

Целью изобретени   вл етс  повышение быстродействи  устройства.The aim of the invention is to improve the speed of the device.

На чертеже представлена функциональна  блок-схема устройства.The drawing shows a functional block diagram of the device.

Устройство содержит первый 1 и второй 2 счетчики, дешифратор 3 нул , первый мультиплексор 4, элемент ИЛИ 5, третий счетчик 6, элемент И 7 и второй мультиплексор 8, а также информационный 9, управл ющий 10 и установочный 11 входы и выход 12.The device contains the first 1 and second 2 counters, the decoder 3 zero, the first multiplexer 4, the element OR 5, the third counter 6, the element 7 and the second multiplexer 8, as well as the information 9, control 10 and the installation 11 inputs and output 12.

Устройство работает следующим образом .The device works as follows.

Перед началом работы подаетс  сигнал на вход 11, и счетчики 1, 2 и б устанавливаютс  в нулевое состо ние. На вход 9, соедиЕсли в провер емом коде содержитс  одна «1, то на выходе 12 сигнал логического «О не измен етс . Если в провер емом коде не содержитс  «1, то на выходе дешиф- г ратора 3 нул  формируетс («1, а на выхо- J де 12 устройства по вл етс  сигнал ошибки. Если в провер емом коде содержитс  больше одной «1, то сигнал ошибки форми: руетс  на выходах счетчиков 2 и 6 или элемента И 7 в зависимости от положени  «1 10 в разр дах провер емого кода.Before starting, a signal is applied to input 11, and the counters 1, 2 and b are set to the zero state. At input 9, if there is one "1" in the checked code, then at output 12 the signal of logical "O does not change. If the checked code does not contain "1, then at the output of the decoder 3 a zero is generated (" 1, and an output signal appears at the output 12 of the device. If the code to be checked contains more than one "1, then the error signal is generated: it is driven at the outputs of the counters 2 and 6 or the element And 7, depending on the position “1 10 in the bits of the code being checked.

Claims (1)

Формула изобретени Invention Formula 15 Устройство дл  контрол  кода «1 из п по авт. св. № 1345353, отличающеес  тем, что, с целью повышени  быстродействи , в него дополнительно введены третий счетчик , элемент И и второй мультиплексор, выход которого соединен со счетным входом15 Device to control the code "1 of p on aut. St. No. 1345353, characterized in that, in order to improve speed, a third counter, the element And and the second multiplexer, the output of which is connected to the counting input, are additionally introduced into it ненный с дешифратором 3 нул  и с инфор- 20 третьего счетчика, первый и второй выходыwith the decoder 3 zero and from the information of the third counter, the first and second outputs которого соединены соответственно с третьим входом элемента ИЛИ и с первым входом элемента И, выход которого соединен с четвертым входом элемента ИЛИ, второй вы„с ход второго счетчика соединен с вторым входом элемента И, инверсные выходы первого счетчика соединены с соответствующими адресными входами второго мультиплексора, информационные входы которого подключены к информационному входу устройства,which is connected respectively to the third input of the OR element and to the first input of the AND element, the output of which is connected to the fourth input of the OR element, the second you ”with the second counter run is connected to the second input of the And element, the inverse outputs of the first counter are connected to the corresponding address inputs of the second multiplexer, informational inputs of which are connected to the informational input of the device, 30 вход установки в «О третьего счетчика подключен к установочному входу устройства, управл ющий вход второго мультиплексора - к управл ющему входу устройства.The 30 input of the installation on the third counter is connected to the installation input of the device, the control input of the second multiplexer is connected to the control input of the device. мационными входами мультиплексоров 4 и 8, поступает n-разр дный провер емый код. После этого на вход 10 начинают поступить тактовые импульсы. По положительному перепаду тактового сигнала мен етс  состо ние счетчика 1 и, соответственно, кодова  комбинаци  на адресных входах мультиплексоров 4 и 8, а по низкому уровню опрашиваемый разр д мультиплексоров 4 и 8 передаетс  на выход. Мультиплексор 4 начинает опрос провер емого кода, начина  с младшего разр да, а мультиплексор 8 начинает опрос, начина  со старшего разр да .by the multiplexers 4 and 8, the input inputs the n-bit verifiable code. After that, the input 10 starts to receive clock pulses. By a positive clock signal difference, the state of counter 1 and, accordingly, the code combination at the address inputs of multiplexers 4 and 8, and at a low level, the polled bit of multiplexers 4 and 8 is transmitted to the output. Multiplexer 4 starts polling the tested code, starting at the low-order bit, and multiplexer 8 starts the polling, starting at the higher-order bit. Если в провер емом коде содержитс  одна «1, то на выходе 12 сигнал логического «О не измен етс . Если в провер емом коде не содержитс  «1, то на выходе дешиф- ратора 3 нул  формируетс («1, а на выхо- де 12 устройства по вл етс  сигнал ошибки. Если в провер емом коде содержитс  больше одной «1, то сигнал ошибки форми: руетс  на выходах счетчиков 2 и 6 или элемента И 7 в зависимости от положени  «1 в разр дах провер емого кода.If the checked code contains one "1", then at the output 12 the signal of the logical "O does not change. If the test code does not contain "1, then a zero is generated at the output of the decoder 3 (" 1, and an error signal appears at the device output 12. If the code to be tested contains more than one "1, then the error signal shape: is driven at the outputs of counters 2 and 6 or element 7, depending on the position "1" in the bits of the code being checked. Формула изобретени Invention Formula Устройство дл  контрол  кода «1 из п по авт. св. № 1345353, отличающеес  тем, что, с целью повышени  быстродействи , в него дополнительно введены третий счетчик , элемент И и второй мультиплексор, выход которого соединен со счетным входомDevice to control the code "1 of p on author. St. No. 1345353, characterized in that, in order to improve speed, a third counter, the element And and the second multiplexer, the output of which is connected to the counting input, are additionally introduced into it третьего счетчика, первый и второй выходыthe third counter, the first and second outputs
SU884429668A 1988-05-23 1988-05-23 "1 from n" code controller SU1654981A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884429668A SU1654981A2 (en) 1988-05-23 1988-05-23 "1 from n" code controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884429668A SU1654981A2 (en) 1988-05-23 1988-05-23 "1 from n" code controller

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1345353A Addition SU288050A1 (en) THE DEVICE OF MAGNETIC RECORDING ON THE DRUM

Publications (1)

Publication Number Publication Date
SU1654981A2 true SU1654981A2 (en) 1991-06-07

Family

ID=21376820

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884429668A SU1654981A2 (en) 1988-05-23 1988-05-23 "1 from n" code controller

Country Status (1)

Country Link
SU (1) SU1654981A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1345353, кл. Н 03 М 7/22, 1987. *

Similar Documents

Publication Publication Date Title
SU1654981A2 (en) "1 from n" code controller
SU1631441A1 (en) Device for determining sense of rotation
SU1267618A1 (en) Adaptive multichannel tracking analog-to-digital converter
SU843218A1 (en) Digital code-to-time interval converter
SU970367A1 (en) Microprogram control device
SU1653154A1 (en) Frequency divider
SU1640822A1 (en) Frequency-to-code converter
SU1177816A1 (en) Device for simulating computer failures
SU736138A1 (en) Indicator device
SU1275308A1 (en) Active power-to-digital code converter
SU966891A1 (en) Voltage-to-code converter with automatic scaling
SU750480A1 (en) Device for comparing numbers with tolerances
SU830378A1 (en) Device for determining number position on nimerical axis
SU1005031A1 (en) Device for comparing numbers
SU1005062A1 (en) Failure consequence correction device
SU1280600A1 (en) Information input device
SU388288A1 (en) ALL-UNION
SU809168A1 (en) Device for comparing numbers
RU2006922C1 (en) Device for functional test of computer systems
SU1163277A1 (en) Device for automatic selecting of range of digital device
RU2173938C2 (en) Timer with testing
SU955061A1 (en) Microprogram control device
SU807325A1 (en) Device for determining derivative sign
SU1667251A1 (en) Shaft rotation angle-to-digit converter
SU572850A2 (en) Device for storing information in working memory