SU1646077A1 - Устройство дл выделени кодовой комбинации - Google Patents
Устройство дл выделени кодовой комбинации Download PDFInfo
- Publication number
- SU1646077A1 SU1646077A1 SU894709816A SU4709816A SU1646077A1 SU 1646077 A1 SU1646077 A1 SU 1646077A1 SU 894709816 A SU894709816 A SU 894709816A SU 4709816 A SU4709816 A SU 4709816A SU 1646077 A1 SU1646077 A1 SU 1646077A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- counter
- signal
- trigger
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к области радиотехники и св зи. Цель - повышение точно сти выделени -достигаетс введением элемента ИЛИ-НЕ 5 и делител частоты 6, последний из которых при совпадении элементов принимаемой кодовой комбинации с эталонной, обнаруживаемой элементом ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3, в середине следующего элемента посредством счетчика 1 и мультиплексора 2 подает на сравнение следующий элемент эталонной кодовой комбинации. 1 ил.
Description
Изобретение относитс к области радиотехники и св зи и может быть использовано в устройствах дискретных систем св зи.
Целью изобретени вл етс повышение точности выделени .
На чертеже представлена структурна электрическа схема устройства дл выделени кодовой комбинации.
Устройство содержит счетчик 1, мультиплексор 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ- НЕ 3, триггер 4, элемент ИЛИ-НЕ 5 и делитель 6 частоты.
Устройство выделени кодовой комбинации работает следующим образом.
В исходном положении триггер 4, делитель 6 и счетчик 1 наход тс в нулевом состо нии . По выходному коду счетчика 1 мультиплексор 2 с первого информационного входа подает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3 сигнал первого разр да эталонной кодовой комбинации. При несовпадении логических уровней символов на входе устройства и с выхода мультиплексора 2 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3 выдает на информационный вход триггера
4 и второй вход элемента ИЛИ-НЕ 5 сигнал логического О. Так как триггер 4 находитс в нулевом состо нии, то на выходе элемента ИЛИ-НЕ 5 сигнал логической 1, который удерживает делитель 6 и счетчик 1 в нулевом состо нии.
1 При поступлении на вход устройства сигнала с уровнем, совпадающим с уровнем на выходе мультиплексора 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3 выдает сигнал логической 1, который формирует на выходе элемента ИЛИ-НЕ 5 сигнал логического О, который дает разрешение на работу делител 6 и счетчика 1. При этом, на выходе делител б после прихода восьми импульсов тактовой шины формируетс импульс стро- бировани , который располагаетс на середине информационного бита. Данный импульс передним фронтом записывает в триггер 4 код 1, а задним фронтом переводит счетчик 1 в следующее положение. Код Г с выходе триггера 4 формирует на выходе элемента ИЛИ-НЕ 5 сигнал логического О, тем самым дава разрешение на работу делител б и счетчика 1, чтоб произвести
О
±
О
о VI VI
16-91
сравнение по вторым разр дам кодовых комбинаций.
Мультиплексор 2 подает на сравнение на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3 сигнал второго разр да эталонной комбинации . Второй импульс стробировани формируетс после первого через шестнадцать тактовых импульсов. Если уровни сигнала входной кодовой посоедовательности и сиг- нала второго разр да эталонной совпадают, то второй импульс стробировани записывает в триггер 4 код 1 и переводит счетчик 1 в следующее состо ние, при котором мультиплексор 2 подает на сравнение с третьего информационного входа сигнала третьего разр да эталонной комбинации. Аналогично осуществл етс сравнение и последующих разр дов эталонной комбинации с разр дами входной кодовой комбинации . При совпадении всех разр дов входной и эталонной кодовых комбинаций на выходе переполнени счетчика 1 по вл етс сигнал, фиксирующий приход кодовой комбинации. Если уровни сигнала входной кодовой последовательности и сигнала одного из разр дов эталонной комбинации не совпадают, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3 выдаетс сигнал логического О. Импульс стробировани в этом
случае записывает в триггер 4 код О. Сигналы логического О с элементаИСКЛЮЧА- ЮЩЕЕ ИЛИ НЕ 3 и с выхода триггера 4 формируют на выходе элемента ИЛИ-НЕ 5 сигнал логической 1, который устанавливает делитель б и счетчик 1 в нулевое состо ние . Устройство возвращаетс в исходное состо ние и ожидает прихода первого разр да кодовой комбинации.
Claims (1)
- Формула изобретени Устройство дл выделени кодовой комбинации , содержащее последовательно соединенные мультиплексор и элементИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а также триггер и счетчик, выходы которого подключены к управл ющим входам мультиплексора, о т- личающеес тем, что, с целью повышени точности выделени введени делительчастоты и элемент ИЛИ-НЕ, выход которого подключен к управл ющим входам счетчика и делител частоты, выход последнего из которых подключен к входу счетчика и первому входу триггера, второй вход которогосоединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и с первым входом элемента ИЛИ-НЕ, второй вход которого подключен к выходу триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894709816A SU1646077A1 (ru) | 1989-05-10 | 1989-05-10 | Устройство дл выделени кодовой комбинации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894709816A SU1646077A1 (ru) | 1989-05-10 | 1989-05-10 | Устройство дл выделени кодовой комбинации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1646077A1 true SU1646077A1 (ru) | 1991-04-30 |
Family
ID=21456401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894709816A SU1646077A1 (ru) | 1989-05-10 | 1989-05-10 | Устройство дл выделени кодовой комбинации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1646077A1 (ru) |
-
1989
- 1989-05-10 SU SU894709816A patent/SU1646077A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N: 1412008, кл. Н 04 Q 3/04, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1646077A1 (ru) | Устройство дл выделени кодовой комбинации | |
GB1051196A (ru) | ||
SU1700770A1 (ru) | Устройство дл выделени кодовой комбинации | |
SU930626A1 (ru) | Устройство дл задержки импульсов | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU1003373A1 (ru) | Устройство синхронизации | |
SU1713093A1 (ru) | Устройство дл задержки импульсов | |
SU993464A1 (ru) | Устройство дл подсчета числа импульсов в серии | |
SU921094A1 (ru) | Дес тичный счетчик | |
RU1268073C (ru) | Программируемый селектор импульсов по длительности | |
SU1585791A2 (ru) | Цифровой дискриминатор | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU1211876A1 (ru) | Управл емый делитель частоты | |
SU1120327A1 (ru) | Многоканальное устройство дл управлени очередностью обработки запросов | |
SU1180896A1 (ru) | Сигнатурный анализатор | |
SU1241288A1 (ru) | Буферное запоминающее устройство | |
SU942001A1 (ru) | Устройство дл сортировки чисел | |
SU951677A1 (ru) | Устройство дл задержки импульсов | |
SU790241A1 (ru) | Селектор импульсов по длительности | |
SU1653154A1 (ru) | Делитель частоты | |
SU786007A1 (ru) | Устройство запрета | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
SU1119175A1 (ru) | Делитель частоты | |
SU1030789A1 (ru) | Устройство дл ввода информации | |
SU999166A1 (ru) | Управл емый делитель частоты следовани импульсов |