SU1644130A1

SU1644130A1 - Устройство дл возведени в квадрат

Info

Publication number: SU1644130A1
Application number: SU884621603A
Authority: SU
Inventors: Игорь Виленович Матюшенко
Original assignee: Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института
Priority date: 1988-12-19
Filing date: 1988-12-19
Publication date: 1991-04-23

Abstract

Изобретение относитс к-вычислительной технике и предназначено- дл вычислени квадратов чисел Фибоначчи в специализированных вычислител х, работающих в коде Фибоначчи Р 1. Целью изобретени вл етс упрощение устройства. Устройство содержит блок 1 элементов И, элемент ИЛИ 2 и преобразователь 3 унитарного кода в единичный код с соответствующими св з ми . 1 ил. 1 табл. .

Description

О5 4Ь

316

Изобретение относитс к области вычислительной техники и может быть использовано дл формировани квадратов чисел Фибоначчи в специализированных вычислител х, работающих в 1-коде Фибоначчи.

Цель изобретени - упрощение устройства .

На чертеже представлена схема уст рой сто а.

Устройство содержит блок 1 элементов И, элемент ИЛИ 2, преобразователь 3 унитарного кода в единичный код, вход 4 устройства, выходы 5.1- 5.(2п+1) разр дов выхода устройства (п - разр дность входа), вход 6 нулевого потенциала устройства.

Алгоритм работы устройства, вытекающий из анализа данных таблицы кодов квадратов чисел Фибоначчи в коде Фибоначчи, заключаетс в следующем .

Маркерный код текущего, значени аргумента числа Фибоначчи в унитарном коде преобразуетс в единичный код. Определ етс четность позиции текущего значени аргумента. Разр ды единичного кода противоположной четности маскируютс нул ми. Разр дность полученного кода удваиваетс

путем прореживани его разр дов разр дами с нулевым состо нием. При этом дл младшего разр да кода результата нет необходимости вводить маскирование. Его состо ние определ етс состо нием младшего разр да единичного кода.

Преобразователь 3 преобразует унитарный код X в единичный код Y согласно выражению I - X j V .

Элемент ИЛИ 2, входы которого соединены с четными разр дами входа 4, определ ет четность позиции маркера в коде аргумента.

Блок 1 содержит (п-1)двухвходовых элементов И, которые по сути вл ют

0

4

с элементами двух коммутаторов, мас- кирует нул ми четные или нечетные разр ды поступившего на его информационный вход кода.

Выход блока 1 элементов И образует старшие нечетные разр ды выхода 5, четные разр ды которого подключены к входу 6 устройства, а младший разр д образован младшим разр дом выхода преобразовател 3.

Дополнительный положительный эффект изобретени заключаетс в повышении быстродействи .

Ф о р-м ула изобретени

Устройство дл возведени в квадрат , содержащее блок элементов И, причем выходы четных разр дов выхода устройства соединены с входом нулевого потенциала устройства, отличающеес тем, что, с целью упрощени устройства, оно содержит элемент ИЛИ и преобразователь унитарного кода в единичный код, причем входы разр дов входа устройства соединены с входами соответствующих разр дов входа преобразовател унитарного кода в единичный код, выход младшего разр да выхода которого и выходы -разр дов выхода блока элементов И вл ютс выходами нечетных разр дов выхода устройства, входы четных разр дов входа устройства соединены соответственно с входами элемента ИЛИ, выходы разр дов, кроме младшего, выхода преобразовател унитарного кода в единичный код соединены соответственно со входами разр дов первого входа блока элементов И, пр мой и инверсный выходы элемента ИЛИ соединены с входами соответственно нечетных и четных разр дов второго входа блока элементов И.

Claims

Фор-му л а изобретения

Устройство для возведения в квадрат, содержащее блок элементов Й, причем выхода четных разрядов выхода устройства соединены с входом нулевого потенциала устройства, о т лича ю ще е с я тем, что, с целью упрощения устройства, оно содержит элемент ИЛИ и преобразователь унитарного кода в единичный код, причем входы разрядов входа устройства соединены с входами соответствующих разрядов входа преобразователя унитарного кода в единичный код, выход младшего разряда выхода которого и выходы разрядов выхода блока элементов И являются выходами нечетных разрядов выхода устройства, входа четных разрядов входа устройства соединены ничного кода.

соответственно с входами элемента

Преобразователь 3 преобразует унитарный код X в единичный код Y согласно выражению I j .- ^х< V Υ(+ι ·

Элемент ИЛИ 2, входы которого соединены с четными разрядами входа 4, определяет четность позиции маркера в коде аргумента.

Блок 1 содержит (п-1)двухвходовых

ИЛИ, выходы разрядов, кроме младшего, выхода преобразователя унитарного кода в единичный код соединены соответственно со входами разрядов первого • входа блока элементов И, прямой и инверсный выхода элемента ИЛИ йены с входами соответственно ных и четных разрядов второго соединечетвхода

элементов И, которые по сути являют- блока элементов И. 1 » п/п 1 1² 3 l· [ 5 hl 7 .U1 ⁹ ¹⁰1 1 1 X Вес числа х² 1 1² ³±^! i 8 1 -1 21 1³⁴1 55 89 | 144 1 1 1 0 0 0 0· 0 0 0 0 0 0 1 2 2 1 0 1 0 0 0 0 0 0 0 0 А 3 3 1 0 0 0 1 0 0 0 0 0 0 9 4 5 1 0 1 0 0 0 . 1 0 0 0 0 25 5 8 1 0 0 0 0 0 0 1 0 9 64 6 13 1 0 1 0 0 0 0 0 0 1 169