SU1628204A1 - Интегрирующий аналого-цифровой преобразователь - Google Patents
Интегрирующий аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU1628204A1 SU1628204A1 SU874298709A SU4298709A SU1628204A1 SU 1628204 A1 SU1628204 A1 SU 1628204A1 SU 874298709 A SU874298709 A SU 874298709A SU 4298709 A SU4298709 A SU 4298709A SU 1628204 A1 SU1628204 A1 SU 1628204A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- flip
- flop
- voltage
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к измерительной технике и может быть в частности , использовано при создании универсальных цифровых вольтметров, Изобретение направлено на повышение точности преобразовани „ Интегрирующий аналого-цифровой преобразователь содержит интегратор-сумматор 1, компараторы 7, 8 источники 9, 10 опорных напр жений противоположных пол рностей , св занные через переключатель 11с интегратором-сумматором 1, D-триггеры 12, 13, 17, RS-триг- гер 18, генератор 14 импульсов, делитель 15 частоты, преобразователь 16 временных интервалов в цифровой код и преобразователи 19, 20 временного интервала в посто нное напр жение За счет наличи доп пнительного D-триггера 17, RS-триггера 18 и преобразователей 19, 20 обеспечиваетс переключение пол рностей опорного напр жени не сразу после переходов через нуль результатов интегрировани сумм входного и опорного напр жений , а по достижении выходным напр жением интегратора-сумматора 1 пороговых напр жений, одинаковых по значению и противоположных по знаку, благодар чему исключаетс погрешность преобразовани , обусловленна наличием посто нной составл ющей на интегрирующем конденсаторе Зс При этом обеспечиваетс полна синхронизаци частных и полных циклов преобразовани за счет автоматической и одновременной перестройки пороговых напр жений компараторов 7 и 8 в зависимости от уровн входного сигнала , благодар чему исключаетс погрешность от краевых эффектов 1 з„п, ф-лы„ 3 ило i о ьэ 00 1C о Ј Фю.1
Description
J1
Изобретение относитс к измерительной технике и может быть, в частности , использовано при создании универсальных цифровых вольтметров.
Цель изобретени - повышение точности преобразовател о
На фиг о 1 представлена структурна схема устройства; на фиг„ 2 - воможный вариант электрической принци- пиальной схемы преобразовател временных интервалов в посто нное напр жение; на фиг с 3 - временные диаграм
мы, по сн ющие работу устройства.
Устройство содержит интегратор- сумматор 1, выполненный на операционном усилителе 2, конденсаторе 3 и двух резисторах 4, 5, первый вход интегратора-сумматора 1 вл етс вхоной шиной 6, компараторы 7, 8, источ ники 9, 10 опорных напр жений, переключатель 11, два D-триггера 12, 13, генератор 14 импульсов квантовани , делитель 15 частоты, преобразователь 16 временных интервалов в цифровой код, D-триггер 17, RS-триггер 18, преобразователи 19, 20 временных интервалов в посто нное напр жение положительной и отрицательной пол рности соответственно
Преобразователь 19 (Лиг. 2) выполнен , в виде диода 21, резистора 22 и двух конденсаторов 23, 24„
На фиг о За - работа устройства щш входном напр жении, равном нулю (); 36 - Зв -
Устройство работает следующим образом ,,
Большинство функциональных узлов, показанных на фиг 1, можно свести в два укрупненных узла; интегратор- сумматор 1, переключатель 11, источники 9, 10; компараторы 7, 8, генератор 14, D-триггеры 12, 13, RS-триггер 18 представл ют собой автогене- ратор импульсных колебаний, управл емый по частоте изменением посто нных напр жений противоположных пол рностей на соответствующих входах компараторов 7, 8j делитель 15, D- триггер 17, преобразователи 19, 20 представл ют собой устройство синхронизации частоты колебаний автогенератора с так называемой тактовой частотой, котора в заданное целое число раз меньше частоты генератора 14.
Начнем с рассмотрени работы автогенератора импульсных колебанийо
ю
5
0
5
5 0
5
0
0
5
Условно зададимс исходным состо нием одного из функциональных узлов , показанных на фиг„ 1, например, переключател 11 и определим состо ни других узлово Пусть переключатель 11 находитс в положении а, показанном на фиг „ 1. Принимаем это положение за нулевое состо ние„ В таком случае опорное напр жение +U0 положительной пол рности с источника 10 поступает на второй вход интегратора-сумматора 1, вызыва ток через резистор 5о Этот ток и ток через резистор 4 от входного напр жени UBX зар жают интегрирующий конденсатор 3, в результате чего напр жение на выходе интегратора-сумматора 1 измен етс , стрем сь к отрицательному пороговому напр жению -U.. срабатывани компаратора В В это врем на выходах обоих компараторов 7 и 8 высокий потенциал (принимаем, что компараторы наход тс в единичных состо ни х). С учетом потенциалов на выходах компараторов 7, 8 на неинвертирующих выходах D-триггеров 12, 13 будут также высокие потенциалы (принимаем, что они тоже наход тс в единичных состо ни х). Перед этим срабатывали компаратор 7 и триггер 12, в результате к S-входу RS-триг- гера 18 прикладывалс высокий потенциал и на неинвертирующем выходе этого триггера установилс тоже высокий потенциал (принимаем, что RS- триггер 18 находитс в единичном состо нии).
Указанные состо ни функциональных узлов сохран ютс до момента, в который измен ющеес напр жение на выходе интегратора-сумматора 1 сравн етс с пороговым напр жением -Un срабатывани компаратора 8 В этот момент компаратор 8 срабатывает (на его выходе устанавливаетс нулевой потенциал), т.е, он переходит в нулевое состо ние, вызыва (по приходу 1 с генератора 14 на С-вход D- триггера 13) переход D-триггера 13 тоже в нулевое состо ние. В свою очередь приход 1 с инвертирующего выхода D-триггера 13 на R-вход RS- триггера 18 переводит последний в нулевое состо ние, что в конечном счете вызывает перевод переключател Ч в положение б„
В результате оперное напр жение на втором входе интегратопа-сумматоpa 1 скачкообразно измен етс от +Ug до -U0 и с этого момента времени начинаетс перезар д интегрирующего конденсатора 3, напр жение на выходе интегратора-сумматора 1 начинает измен тьс в сторону положительной пол рности, стрем сь к пороговому напр жению +Un срабатывани компаратора 7, компаратор 8 и D-триг- гер 13 возвращаетс в исходные (единичные ) состо ни , а RS-триггер 18 сохран ет новое (нулевое) состо ние0
Б момент, в который измен ющеес напр жение на выходе интегратора- сумматора 1 достигнет порогового значени +Un, срабатывает компаратор 7, переводит D-триггер 12 в нулевое состо ние , последний возвращает RS-триг- гер 18 в исходное (единичное) состо ние , вызыва установление переключател 11 тоже в исходное (нулевое) состо ние, опорное напр жение на втором входе интегратора-сумматора 1 скачкообразно измен етс уже от -Uc до +иа начинаетс обратный перезар д интегрирующего конденсатора 3, напр жение на выходе интегратора-сумматора 1 начинает измен тьс в сторону отрицательной пол рности, снова стрем сь к пороговому напр жению -Un срабатывани компаратора 8, компаратор 7 и D-триггер 12 возвращаютс в исходные (единичные) состо ни - RS-триггер 18 сохран ет исходное (единичное) состо ние.
Далее процесс автоколебаний повтор етс , как описано, начина с исходного состо ни ,
Очевидным условием обеспечени периодических перезар дов интегрирующего конденсатора 3 и поддержани таким образом непрерывных колебаний вл етс периодическа смена направлени тока в цепи с интегрирующим конденсатором 30 Этот ток складываетс из двух токов: тока через резистор 4, вызываемого входным (преобразуемым ) напр жением U, и тока через резистор 5, вызываемого опорными напр жени ми +UQ и -U0, равными по значению, но противоположными по пол рности, действующими поочередно, из-за чего второй ток также поочередно измен ет направление0 Дл того, чтобы и суммарный ток зар да интегрирующего конденсатора 3 также поочередно (периодически) измен л направление , не уменьша сь при этом до ну16
28204 л ,
необходимо, чтобы сила ока 1 через резистор 4, сопротивление которого , по абсолютному значению
I ТА| всегда была меньше абсолютного
5/ /
значени силы тока /Ij/ через резистор 5, сопротивление которого Rg-. Математически это условие обеспечени непрерывной работы автогенера IQ тора импульсных колебаний можно представить в виде неравенства:
M-lSfr-b/-/ /1 5 Нетрудно вывести аналитическое выражение дл зависимости интервалов времени &t, и At2 перезар дов интегрирующего конденсатора 3 от порогово- . го напр жени -Un до порогового на20 пр жени +U- и обратно от +Un до Un соответственно, а также периода перезар да ,+u.t2, от входного (преобразуемого ) напр жени Ug. Ксполь- зу уже прин тые обозначени и вво25 д новые, можно составить уравнение:
.К/ ,
где СЦ - емкость интегрирующего конденсатора 3;
/(/ абсолютные значени силы токов перезар да интегрирующего конденсатора 3 на интервалах времени &t. и
30
5
0
it, соответственно.
5
Исход из необходимости выполнени выше приведенного неравенства
/т /- /ив -/т
м -/R hib -/ R; /
принимаем
, W
w
Uo
Г9 -
Uo S
UB
ЙТ
U ex RT
Тогда
50
. 2Un-Cj u Co UBX. R5 R4
At.
2UU C
1 о ЙЈ1 Rf Ц
55
Вычислив их разность и сумму, можно найти отношение
4fcl.
A tt +Щ
из которого следует, что
, R v U6X uo R5 /U, +uta
Учитыва , что период автоколебаний
,+ut2,
R4
UW-U«
%
Из формул следует, что дл получени информации о значении входного напр жени U вх (при работе ИАЦП в составе какого-либо измерител ) необходимо заранее знать значени опорного напр жени Uo и отношени сопротивлений , Rj резисторов 4, Ъ в процессе же преобразовани необходимо сначала измер ть интервалы времени &t( -, utj., а затем вычисл ть результат (при необходимости суммировать целое число раз дл получени необходимой точности)0 Эти операции частично осуществл ютс в преобразователе 16 временных интервалов в цифровой код, а окончательно - во внешних устройствах, совместно с которым ИАЦП используетс .
Выражение дл зависимости периода Т одного колебани автогенератора импульсных колебаний или периода автоколебаний от входного напр жени
U
2
ьх
21.
Uo
C3.RS
C1-gf
ИГ
Rr
из которого следует, что минимальное значение периода будет при и будет увеличиватьс по мере возрастани UB)( независимо от его пол рности, стрем сь к бесконечности при приближении к UO/RЈ, Из-за такой зависимости периода Т автоколебаний от входного напр жени Ilex оказываетс невозможным при любых значени х U 6X совместить целое число таких периодов (или как прин то вышечастных циклов) с интервалом интегрировани входного напр жени (полным циклом), длительность которого выбираетс равной или кратной периоду переменного напр жени помехи Эта несинхронность, как указывалось выше , и обуславливает одну из составл ющих погрешности таких преобразователей - от асинхронности частных и полных циклов преобразовани .
Б данном устройстве обеспечиваетс синхронизаци частных и полных цик0
5
0
5
0
лов преобразовани за счет автоматической перестройки пороговых напр жений +Un и -Un при изменении входного напр жекл U6)f0 Возможность осуществлени синхронизации таким образом следует из последнего выражени дл Т - при возрастании от нул входного напр жени UBX по абсолютному значению дл сохранени неизменным периода Т необходимо соответствующим образом понизить пороговые напр жени +Un и -Ир. Следует отметить, что пороговые напр жени +Un, -Un не вход т в формулы, которыми описываютс зависимость между входным напр жением и результатом преобразовани - отношением разности и суммы интервалов времени, а следовательно, изменение U никоим образом не вли ет на точность преобразовани ,
Пороговое напр жение Un необходимо измен ть следующим образом:
тт Uo-T , Uex-R,
при UBX 0
тт - U°1T
Un
При соотношении аил токов через резисторы 4 и 5
14 Uex R n r 77
R
ип
ип °с;1;
а при - 0,7
v &Ј.«
Переходим к рассмотрению совместной работы автогенератора импульсных колебаний и показанных на фиг„ 1, делител 15, триггера 17, преобразователей 19, 20, которые,, как указано, представл ют собой устройство синхронизации частоты колебаний автогенератора с так называемой тактовой частотой , котора в заданное, целое число раз меньше частоты генератора 14.
Как показано на фиг. 3 (сплошными лини ми), в момент t на выходе делител 15 по вл етс положительный перепад напр жени Do,, который поступает на С-вход D-триггера 17 и пе
реводит его в другое состо ние, такое , что на инвертирующем выходе по вл етс отрицательное напр жение UT (отрицательный импульс). Этот отрицательный импульс поступает на вход преобразовател 19 временных интервалов в посто нное напр жение положительной пол рности, возможный вариант электрической принципиальной схемы которого представлен на фиг„2„ Характерным дл всех схем таких преобразователей вл етс наличие в каждой схеме интегрирующей RC-цепи (звена 1-го пор дка) и при необходимости некоторых других элементов дл обеспечени требуемого размаха напр жени перед RC-цепыо. Аналогично выполнен и преобразователь 20, но с учето получени отрицательного напр жени на выходе. Поступивший с инвертирующего выхода D-триггера 17 на вход преобразовател 19 отрицательный импульс вызывает линейный спад напр жени на выходе преобразовател 19 и на входе компаратора 7 Напр жение U на выходе интегратора- сумматора 1 в это врем линейно возрастает в сторону положительных значений , стрем сь к +Up В момент вре мени tu возрастающее от -U и спадающее от +U| напр жени сравниваютс компаратор 7 срабатывает и переводит D-триггер 12 в другое состо ние, а на его инвертирующем выходе по вл етс 1, котора поступает на R-вхо D-триггера 17 и переводит его в исходное состо ние„ На инвертирующем выходе по вл етс положительное напр жение Upj (положительный импульс), которое вызывает линейное возрас а- ние напр жени +Ufj на выходе преобразовател 19 о Кроме того, перевод тс в другое состо ние RS-триггер 18 и переключатель 11, в результате чего на второй вход интегратора-сумматора 1 начинает поступать положительное опорное напр жение +U0, что вызывает спад напр жени Uu на выходе интегратора-сумматора 1„ Это напр
жение L u в момент времени t сравниваетс с отрицательным пороговым напр жением -U на выходе преобразовател 20 - срабатывают компаратор 8, затем D-триггер 13, RS-триггер, переключатель 11 и Ufl становитс отрицательным , U начинает возрастать в сторону положительных значений, стрем сь к пороговому напр жению
628204 +U
10
10
15
20
25
-JQ - 35
40
45
50
55
n. E некоторый момент t (может раньше, а может позже момента времени t() оп ть на выходе делител 15 по вл етс положительный перепад 1Ь, D-триггер 17 переводитс в нулевое состо ние и на выходе преобразовател 19 по вл етс линейный спад напр жени Un, с которым в момент t сравниваетс выходное напр жение иц интегратора-сумматора 1, компаратор 7 вновь срабатывает , и процесс повтор етс о Описанное относитс к установившемус процессу о
Начала переходных процессов показаны на фиг. 3 штриховыми лини ми. Так, на фиг о За, на которой сплошными лини ми изображены формы сигналов в установившемс процессе при напр жении UB), на входе ИАЦП равном нулю, показано штриховыми лини ми изменение хода напр жени Иц на выходе интегратора-сумматора 1 при подаче в момент времени t0 на вход напр жений положительной (U&s 0) и отрицательной (UB)) пол рностейо По вление напр жени на первом входе интегратора-сумматора 1 на интервалах времени, когда на втором входе опорное напр жение +1Т0 приводит к возрастанию положительного тока перезар да интегрирующего кснденса- тора 3, а следовательно, - к повышению скорости спада напр жени U. на выходе интегратора-сумматора 1, в интервале же времени, когда на втором входе опорное напр жение -U0, наоборот , - к понижению отрицательного тока перезар да, а следовательно, - к уменьшению скорости возрастани иц . При действие Происходит в обратном пор дке о
Описанное проиллюстрированно на фиг о За, причем показано удлинение периода перезар да интегрирующего конденсатора 3, равного интервалу времени от момента tfl до момента повторного достижени возрастающим напр жением Пц порогового значени Un. В установившемс режима при Ugx 0 это соответствует моменту времени
С по влением напр жени U „любой пол рности период автоколебани удлин етс , а это значит, что возрастающее напр жение Ътц в момент tg, как показано на фиг0 За, еще не достигает порогового напр жени U (хот при оно бы его достигло)0 После
момента t Иц продолжает возрастать, a Un продолжает спадать, и так до момента сравнени s после которого, как описано выше, UM начинает спадать , и - возрастать, Но времени дл возрастани Un до момента прихода очередного положительного перепада напр жени Ua. с выхода делител 15 осталось меньше, чем было в пре- дьщущем такте при . Следовательно , значени пороговых напр жений +Un и -11 станут меньше, а это приведет к тому, что в следующем такте период перезар да интегрирующего кон денсатора 3 сократитс , и еще через несколько тактов переходной процесс закончитс , установитс новый стационарный режим, показанный на фиг с, 36, в дл двух пол рностей напр жени
ивхНа тех же фиг„ 36,в штриховыми лини ми показаны начала развити переходных процессов при уменьшении входных напр жений Uex в момент tQ. Возрастающие напр жени иц в обоих случа х достигают пороговых напр жений Un раньше, чем достигли бы в установившемс режиме, а это приводит к возрастанию Un в последующих тактах , и тем самым - к сохранению периода перезар да интегрирующего конденсатора 3 неизменным. В случае резкого отклонени входного напр жени вступает в действие св зь между инвертирующим выходом D-триггера 17 и S-входом D-триггера 120 Благодар этой св зи В-трйггер 12 может переключитьс только в интервале от момента прихода тактового импульса (положительного перепада) с выхода делител 15 до момента срабатывани компаратора 7, после этого до момента прихода очередного тактового импульса переключение D-триггера 12 невозможно, что исключает вление самовозбуждени о
Подача импульсов квантовани с генератора 14 на С-входы В-триггеров 12, 13 обеспечивает синхронизацию моментов переключений пол рности опорного напр жени , т.ес изменени пол рности U0 происходит не в моменты срабатывани компараторов 7а 8, а в моменты прихода первого после срабатывани одного (любого) из компараторов квантующего импульса В реаультате каждый интервал времени,, в течение которого на второй вход
0
0
5
0
5
0
5
0
интегратора-сумматора 1 с выхода переключател 11 поступает опорное напр жение одной пол рности, содержит целое число периодов следовани импульсов квантовани о Тем самым исключаетс возможность накоплени погрешности квантовани .
Форма напр жени на неинвертирующем выходе RS-триггера 18 полностью соответствует форме напр жени U0 на выходе переключател 11, как показано на фигс 3„
Сравнительно низкое значение посто нной составл ющей выходного напр жени интегратора-сумматора 1, а следовательно, и посто нной составл ющей напр жени на интегрирующем конденсаторе 3 обеспечиваетс одновременным автоматическим регулированием как положительного порогового напр жени +Un на входе компаратора 7, так и отрицательного Un на входе компаратора 80 Осуществл етс это преобразовател ми 19, 20 временных интервалов в посто нные напр жени противоположных пол рностей, которые питаютс или управл ютс от одного D-триггера 17„
Таким образом, за счет применени двух преобразователей временных интервалов в посто нные напр жени и третьего D-триггера, питающего преобразователи или управл ющего ими,устройство обладает более высокой по сравнению с прототипом точностью преобразовани
Claims (2)
- Формула изобретени, 1. Интегрирующий аналого-цифровой преобразователь, содержащий интегратор-сумматор , первый вход которого вл етс входной шиной, второй вход соединен с выходом переключател , первый и второй информационные входы которого соединены с выходами источников опорных напр жений положительной и отрицательной пол рностей, а выход интегратора-сумматора соединен с первыми входами первого и второго компараторов, выходы которого соединены с D-входами соответствующего первого и второго D-триггеров, С-входы которых объединены с входом делител частоты и тактовым входом преобразовател временных интервалов в код и подключены к выходу генератора импульсов квантовани , отличаю13щ и и с тем, что, с целью полыше- ни точности преобразовател , в него введены третий П-триггер, RS-триггер и первый и второй преобразователи временных интервалов в посто нные напр жени положительной и отрицательной пол рностей, выходы которых соединены соответственно с вторыми входами первого и второго компараторов, а входы подключены соответственно к инверсному и пр мому выходам третьего D-триггера, С-вход которого соединен с выходом делител частоты, R- вход объединен с S-входом КЗ-триггера и подключен к инверсному выходу первого D-триггера, инверсный выход второго D-триггера соединен с R-входом RS-триггера, пр мой и инверсный выходы которого подключены соответствен но к первому и второму управл юпдамЧ. О/,|/4входам преобразоплтел временного интернала в код, выход которого нп - етс выходной шиной, инверсный выхоп RS-триггера соединен с управл ющим входом переключател .
- 2. Преобразователь по п. 1, от - л и ч а ю щ и и с тем, что преоб0 разователь временного интервала в посто нное напр жение соответствующей пол рности выполнен на диоде, резисторе , двух конденсаторах, первый вывод первого из которых вл етс вхо5 Дом преобразовател , второй вывод подключен к первому выводу резистора и через диод к шине нулевого потенциала , второй вывод резистора вл етс выходом преобразовател и черезIQ второй конденсатор соединен с шиной нулевого потенциала.2121
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874298709A SU1628204A1 (ru) | 1987-08-27 | 1987-08-27 | Интегрирующий аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874298709A SU1628204A1 (ru) | 1987-08-27 | 1987-08-27 | Интегрирующий аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1628204A1 true SU1628204A1 (ru) | 1991-02-15 |
Family
ID=21324927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874298709A SU1628204A1 (ru) | 1987-08-27 | 1987-08-27 | Интегрирующий аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1628204A1 (ru) |
-
1987
- 1987-08-27 SU SU874298709A patent/SU1628204A1/ru active
Non-Patent Citations (1)
Title |
---|
Орнатский П.П0 Автоматические измерени и приборыс 1986, с 368-369, рис. 8.260 Патент FR № 2235540, кл. Н 03 К 13/02, 1974, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8350631B1 (en) | Relaxation oscillator with low power consumption | |
US10742200B2 (en) | Oscillator circuit and method for generating a clock signal | |
CN106067787B (zh) | 一种应用于电荷泵系统的时钟产生电路 | |
US6753798B2 (en) | Filter configuration, method for filtering an analog filter input signal, and power factor controller | |
US11169564B2 (en) | Timing circuit and timing method | |
CN115425925A (zh) | 一种高精度rc振荡器电路 | |
US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
NZ205715A (en) | Generating switching signal having reduced dc error due to interaction with switched signal | |
US4417234A (en) | Multiplexed analog to digital converter having a feedback stabilized ramp | |
US5367204A (en) | Multiple digital clock edge generator circuit and method | |
JP2004509550A (ja) | 周期的な信号を生成するための電気回路 | |
HU203008B (en) | Method for transforming electrical signal into proportional frequency signal and circuit arrangement for carrying out thereof | |
SU1628204A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
RU2721231C1 (ru) | Способ синхронизации тактовых импульсов внешним импульсом | |
CN109698687B (zh) | 一种磁信号检测时序控制电路及控制方法 | |
US11852663B2 (en) | Voltage monitor using a capacitive digital-to-analog converter | |
US10833654B2 (en) | Oscillator circuit with comparator delay cancelation | |
SE519113C2 (sv) | Anordning för fångning av data | |
JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
US4942310A (en) | Arrangement for the transformation of an electrical multiphase signal into a frequency | |
SU1559407A2 (ru) | Преобразователь ток-частота с импульсной обратной св зью | |
KR920002121B1 (ko) | 다이리스터 위상제어장치 | |
CN115395946A (zh) | 带迟滞的数字计数方法和电路 | |
US20020089360A1 (en) | Small-sized analog generator producing clock signals | |
RU2115211C1 (ru) | Многоканальный источник питания для измерителя угловой скорости волоконно-оптического |