RU2721231C1 - Способ синхронизации тактовых импульсов внешним импульсом - Google Patents

Способ синхронизации тактовых импульсов внешним импульсом Download PDF

Info

Publication number
RU2721231C1
RU2721231C1 RU2019121038A RU2019121038A RU2721231C1 RU 2721231 C1 RU2721231 C1 RU 2721231C1 RU 2019121038 A RU2019121038 A RU 2019121038A RU 2019121038 A RU2019121038 A RU 2019121038A RU 2721231 C1 RU2721231 C1 RU 2721231C1
Authority
RU
Russia
Prior art keywords
pulse
clock pulses
delay line
code
external pulse
Prior art date
Application number
RU2019121038A
Other languages
English (en)
Inventor
Олег Григорьевич Бондарь
Екатерина Олеговна Брежнева
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ)
Priority to RU2019121038A priority Critical patent/RU2721231C1/ru
Application granted granted Critical
Publication of RU2721231C1 publication Critical patent/RU2721231C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86Generating pulses by means of delay lines and not covered by the preceding subgroups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Abstract

Изобретение относится к области вычислительной техники. Технический результат заключается в уменьшении погрешности формирования временных интервалов при изменении длительности суммарной задержки многоотводной линии задержки вследствие влияния технологических факторов и условий эксплуатации, уменьшении объёма оборудования и придании свойства масштабируемости. Технический результат достигается за счет способа синхронизации тактовых импульсов внешним импульсом состоящего в сохранении двоичного кода, представляющего собой состояние выводов многоотводной линии задержки при распространении вдоль неё тактового импульса, в запоминающем регистре в момент прихода внешнего импульса, причем сохранённый в запоминающем регистре код сравнивается с текущим кодом многоотводной линии задержки и при каждом совпадении кодов на выходе схемы совпадения появляется тактовый импульс синхронизированный с внешним импульсом. 2 ил.

Description

Изобретение относится к области импульсной техники и может быть использовано в прецизионных генераторах импульсов.
В прецизионных генераторах импульсов, предназначенных для генерирования последовательностей импульсов с задаваемыми временными параметрами: длительностью, временной задержкой и периодом повторения, возникает проблема синхронизации генерируемой последовательности импульсов внешним импульсом. Это означает, что отсчёт любых временных параметров генерируемой последовательности импульсов осуществляется относительно внешнего импульса.
Обычно прецизионные генераторы импульсов строятся как цифровые устройства, и имеют свой точный источник тактовых импульсов. Если в качестве источника сигнала синхронизации выбирается встроенный источник тактовых импульсов, то временные параметры генерируемых импульсов кратны периоду тактовых импульсов, а погрешность их установки определяется в основном погрешностью периода тактовых импульсов. Однако при синхронизации от внешнего импульса, который никак не привязан к тактовым импульсам самого генератора, погрешность привязки к внешнему импульсу может варьироваться в пределах одного периода тактовых импульсов. Для исключения этой вариативности положение тактового импульса относительно внешнего импульса должно быть одним и тем же, то есть задержка фронта (спада) тактового импульса должна быть постоянной относительно фронта (спада) внешнего импульса.
Известно устройство [1. RU2256290 C2. Устройство фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска. 05.05.2003г.] в котором реализуется способ фазовой привязки, сущность которого состоит в преобразовании задержки между импульсом внешнего запуска и предшествующим ему тактовым импульсом в пропорциональное напряжение и, далее, с помощью аналого-цифрового преобразователя в цифровой код, сохранении его в виде цифрового кода и последующем обратном преобразовании сохранённого цифрового кода в уровень напряжения с помощью цифро-аналогового преобразователя и, далее, преобразовании напряжения в задержку всех последующих тактовых импульсов. Из задержанных тактовых импульсов формируются последовательности выходных импульсов прецизионного генератора с заданными временными параметрами – задержкой от начала периода, задержкой между парными импульсами, длительностью импульсов, периодом повторения.
Формирование временных параметров (временных интервалов) осуществляется классическими методами с использованием счётчиков тактовых импульсов, регистров, содержащих коды временных параметров, и схем совпадения. Выходные сигналы схем совпадения синхронизируются задержанными тактовыми импульсами. Поэтому медленные изменения их положения относительно импульса внешнего запуска под воздействием дестабилизирующих факторов и дрожание фронтов (джиттер – быстрое изменение положения) приводят к погрешности формирования последовательности импульсов.
Преобразование задержки тактовых импульсов относительно импульса внешнего запуска в напряжение, далее в цифровой код, затем снова в напряжение и, наконец, опять в задержку приводит к накоплению ошибок в длинной цепи преобразований. Кроме того, преобразование временного интервала в напряжение и обратное преобразование осуществляется аналоговыми устройствами на фоне импульсных помех, порождаемых работой цифровых устройств генератора, что также увеличивает погрешность фазовой привязки.
Известен также способ преодоления указанных недостатков, выбираемый в качестве прототипа [2. RU 2447576 С2. Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска. 29.06.2010 г.], состоящий в прямом преобразовании задержки в цифровой код, сохранении этого кода и последующем преобразовании кода в задержку тактовых импульсов. Преобразование задержки в цифровой код осуществляется сохранением в запоминающем регистре, в момент появления импульса внешнего запуска, выходных сигналов многоотводной линии задержки, по которой распространяется электромагнитная волна тактового импульса. Полученный цифровой код преобразуется дешифратором (преобразователем кода) в сигналы управления мультиплексором, выделяющим лишь один из выходных сигналов многоотводной линии задержки, представляющий собой задержанные тактовые импульсы, привязанные к импульсу внешнего запуска.
Этот способ обеспечивает полный отказ от аналоговых узлов при запоминании и воспроизведении задержки.
Недостатком его является необходимость точного согласования длительности задержки и периода следования тактовых импульсов. Кроме того, тактовые импульсы должны иметь фиксированную скважность, например, равную 2. Поскольку в процессе эксплуатации величина задержки изменяется при воздействии температуры и в результате деградации, а суммарная задержка может быть как меньше, так и больше периода следования тактовых импульсов, то при использовании преобразователя кодов спроектированного под указанные выше условия его работоспособность нарушается, так как во входной последовательности кодов появляются непредусмотренные коды (например, при уменьшении величины задержки количество единиц в коде не равно количеству нулей, а при номинальной величине задержки это равенство соблюдается всегда). Это приводит к неработоспособности устройства при абсолютных изменениях задержки приближающихся, или превышающих задержку одного элемента. Преобразователь кодов возможно спроектировать для работы в заранее заданном диапазоне изменений величины задержки, при этом, при величине задержки менее периода, погрешность синхронизации возрастает на величину равную разности периода тактовых импульсов и длительности задержки. Помимо этого, объём оборудования преобразователя кодов резко увеличивается, а масштабируемость решения, т.е. отсутствие необходимости в перепроектировании устройства при изменении количества отводов многоотводной линии задержки с целью повышения точности синхронизации, отсутствует.
Технической задачей, на решение которой направлен предлагаемый способ, является уменьшение погрешности формирования временных интервалов при изменении длительности суммарной задержки многоотводной линии задержки вследствие влияния технологических факторов и условий эксплуатации, уменьшение объёма оборудования и придание свойства масштабируемости.
Способ, обеспечивающий решение этой задачи, состоит в сохранении двоичного кода, представляющего собой состояние выводов многоотводной линии задержки при распространении вдоль неё тактового импульса, в запоминающем регистре в момент появления внешнего импульса (его фронта или спада) и последующем сравнении сохранённого в запоминающем регистре кода с текущим кодом многоотводной линии задержки, при этом синхронизированные тактовые импульсы формируются в момент совпадения кодов на выходе схемы совпадения (сравнения кодов).
Изобретение поясняется чертежами: фиг. 1 – Структурная схема устройства, реализующего способ синхронизации тактовых импульсов с внешним импульсом; фиг. 2 – Временная диаграмма устройства, реализующего способ синхронизации тактовых импульсов с внешним импульсом
Способ реализуется устройством, приведенным на фигуре 1 и состоящим из: многоотводной линии задержки 1; запоминающего регистра 2; схемы совпадения кодов (сравнения кодов).
Тактовые импульсы CLK поступают на вход многоотводной линии задержки 1, выходы Q11-Q1m которой соединены с соответствующими входами D21-D2m запоминающего регистра 2 и входами D31-D3m схемы совпадения 3, а выходы Q21-Q2m запоминающего регистра 2 соответственно соединены с входами D41-D4m схемы совпадения 3. Внешний импульс поступает на вход записи запоминающего регистра 2, а синхронизированные тактовые импульсы SCLK снимаются с выхода схемы совпадения 3. Вследствие периодичности тактовых импульсов чередование кодов на входах D31-D3m также будет периодическим, при этом схема совпадения будет срабатывать с периодичностью тактовых импульсов, но момент срабатывания будет определяться кодом сохранённым в момент прихода внешнего импульса, то есть тактовые импульсы оказываются синхронизированными с внешним импульсом с средним значением абсолютной погрешности равной ½ задержки одного элемента многоотводной линии задержки.
Многоотводная линия задержки может быть построена на любой элементной базе, в том числе на логических элементах, представляя собой цепь последовательно соединенных устройств с ответвлениями в точках соединения выхода и входа смежных элементов, на основе фазосдвигающих LC-цепей и др.
Проходя через многоотводную линию задержки 1 с количеством отводов m, тактовые импульсы задерживаются на каждом её элементе на фиксированное время Δt. Полное время задержки равно m*Δt. Полное время задержки многоотводной линии задержки выбирается из условия уникальности каждого кода на интервале равном периоду следования тактовых импульсов, что достигается при величине этой задержки превышающей как длительность тактового импульса, так и длительность паузы. При скважности (отношение периода следования к длительности импульса) равной двум, минимальную величину полной длительности задержки следует выбирать не менее
m*Δt > T/2+ ΔTmax,
где Т – период тактовых импульсов, ΔTmax – максимальное отклонение полной задержки от номинального значения в условиях эксплуатации.
При выполнении данного условия в последовательности кодов, формирующихся на выходах многоотводной линии задержки, никогда не встретится два следующих друг за другом кода, состоящих из одних нулей или только одних единиц.
Временная диаграмма на фиг.1 поясняет работу устройства. На ней CLK – тактовые импульсы, подаваемые на вход многоотводной линии задержки. Выходные импульсы с первого, второго и т.д. отводов обозначены соответственно 1Δt – 8Δt. Последовательность тактовых импульсов на последующем выводе задержана относительно последовательности тактовых импульсов на предыдущем выводе на Δt. Полная задержка 8Δt превышает половину периода тактовых импульсов Т/2. Штриховая линия обозначенная цифрой 1 соответствует моменту прихода внешнего импульса, по фронту или спаду которого (в зависимости от выбора синхронизирующего перехода) сохраняется код, присутствующий в виде высокого или низкого уровня на выводах многоотводной линии задержки. На диаграмме этот код равен 00011111. Перемещая линию 1 в пределах периода Т, можно убедиться, что каждый из двоичных кодов является уникальным и, следовательно, однозначно определяет положение внешнего импульса в пределах периода тактовых импульсов с погрешностью +/- ½ Δt. Штриховая линия 2 соответствует моменту совпадения кода записанного в запоминающий регистр с кодом появившемся на выводах многоотводной линии задержки через интервал времени равный периоду следования тактовых импульсов. Линии 3-4 ограничивают интервал неопределённости положения внешнего импульса в пределах периода тактовых импульсов.
При выбранном разрешении увеличение полного времени задержки сверх указанной выше величины m*Δt > T/2+ ΔTmax, нецелесообразно, т.к. приводит к увеличению объёма оборудования (разрядности запоминающего регистра, разрядности схемы совпадения и количества элементов многоотводной линии задержки). Однако при необходимости легко повысить временное разрешение простым увеличением перечисленных параметров.
Предложенный способ синхронизации исключает сбой синхронизации и возрастание погрешности при воздействии факторов, уменьшающих время задержки элемента. Позволяет уменьшить количество элементов в линии задержки при сохранении погрешности синхронизации, или уменьшить погрешность синхронизации при том же количестве отводов многоотводной линии задержки, но уменьшенной задержке каждого элемента. Легко масштабируется за счёт применения типовых цифровых элементов запоминающих регистров и схем совпадения, которые позволяют легко наращивать разрядность.

Claims (1)

  1. Способ синхронизации тактовых импульсов внешним импульсом, состоящий в сохранении двоичного кода, представляющего собой состояние выводов многоотводной линии задержки при распространении вдоль неё тактового импульса, в запоминающем регистре в момент прихода внешнего импульса, отличающийся тем, что сохранённый в запоминающем регистре код сравнивается с текущим кодом многоотводной линии задержки и при каждом совпадении кодов на выходе схемы совпадения появляется тактовый импульс синхронизированный с внешним импульсом.
RU2019121038A 2019-07-05 2019-07-05 Способ синхронизации тактовых импульсов внешним импульсом RU2721231C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019121038A RU2721231C1 (ru) 2019-07-05 2019-07-05 Способ синхронизации тактовых импульсов внешним импульсом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019121038A RU2721231C1 (ru) 2019-07-05 2019-07-05 Способ синхронизации тактовых импульсов внешним импульсом

Publications (1)

Publication Number Publication Date
RU2721231C1 true RU2721231C1 (ru) 2020-05-18

Family

ID=70735441

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019121038A RU2721231C1 (ru) 2019-07-05 2019-07-05 Способ синхронизации тактовых импульсов внешним импульсом

Country Status (1)

Country Link
RU (1) RU2721231C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EA039506B1 (ru) * 2020-11-30 2022-02-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Способ синхронизации тактовых импульсов внешним импульсом
WO2023197017A1 (en) 2022-04-04 2023-10-12 University Of The Witwatersrand, Johannesburg Enantioselective methods for preparing chiral amine intermediates

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020021157A1 (en) * 1996-12-27 2002-02-21 Satoshi Eto Variable delay circuit and semiconductor integrated circuit device
KR20030062480A (ko) * 2002-01-17 2003-07-28 삼성전자주식회사 연속 추정 레지스터에 의해 제어되는 디지털-아날로그변환기를 사용한 지연동기 루프
US7107475B1 (en) * 2003-10-21 2006-09-12 Sun Microsystems, Inc. Digital delay locked loop with extended phase capture range
US20090146707A1 (en) * 2007-12-10 2009-06-11 Hynix Semiconductor, Inc. Dll circuit and method of controlling the same
US20120007646A1 (en) * 2008-12-23 2012-01-12 Hynix Semiconductor Inc. Dll circuit having activation points
RU2447576C2 (ru) * 2010-06-29 2012-04-10 Государственное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска
US20120194239A1 (en) * 2011-01-28 2012-08-02 Jae-Min Jang Delay locked loop

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020021157A1 (en) * 1996-12-27 2002-02-21 Satoshi Eto Variable delay circuit and semiconductor integrated circuit device
KR20030062480A (ko) * 2002-01-17 2003-07-28 삼성전자주식회사 연속 추정 레지스터에 의해 제어되는 디지털-아날로그변환기를 사용한 지연동기 루프
US7107475B1 (en) * 2003-10-21 2006-09-12 Sun Microsystems, Inc. Digital delay locked loop with extended phase capture range
US20090146707A1 (en) * 2007-12-10 2009-06-11 Hynix Semiconductor, Inc. Dll circuit and method of controlling the same
US20120007646A1 (en) * 2008-12-23 2012-01-12 Hynix Semiconductor Inc. Dll circuit having activation points
RU2447576C2 (ru) * 2010-06-29 2012-04-10 Государственное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска
US20120194239A1 (en) * 2011-01-28 2012-08-02 Jae-Min Jang Delay locked loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EA039506B1 (ru) * 2020-11-30 2022-02-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Способ синхронизации тактовых импульсов внешним импульсом
WO2023197017A1 (en) 2022-04-04 2023-10-12 University Of The Witwatersrand, Johannesburg Enantioselective methods for preparing chiral amine intermediates

Similar Documents

Publication Publication Date Title
US3911368A (en) Phase interpolating apparatus and method
US5703838A (en) Vernier delay line interpolator and coarse counter realignment
RU2721231C1 (ru) Способ синхронизации тактовых импульсов внешним импульсом
JPS593289A (ja) 計時法及びその為の装置
CN112578180B (zh) 延迟电路、时间数字转换器及a/d转换电路
RU2447576C2 (ru) Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска
US3376517A (en) Automatic frequency control using voltage transitions of an input reference signal
US11563438B2 (en) A/D conversion circuit
US6204711B1 (en) Reduced error asynchronous clock
EA039506B1 (ru) Способ синхронизации тактовых импульсов внешним импульсом
RU2693595C1 (ru) Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска
RU2785070C1 (ru) Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска
RU2561999C1 (ru) Интерполирующий преобразователь интервала времени в цифровой код
RU2788980C1 (ru) Измерительный генератор парных импульсов
JP2615589B2 (ja) 同期式発振回路
RU2267221C1 (ru) Цифровое устройство фазовой синхронизации
SU1437829A2 (ru) Цифровой измеритель интервалов времени
SU291193A1 (ru) БИБЛИОТЕКА i
RU2476988C1 (ru) Способ преобразования аналоговых сигналов в импульсную последовательность, модулированную по времени, и устройство для его реализации
SU1179559A1 (ru) Трехканальный резервированный синхронизатор
SU1111253A1 (ru) Преобразователь напр жени в частоту
SU744684A1 (ru) Генератор псевдослучайных сигналов
SU1132351A1 (ru) Способ цифрового умножени частоты
SU843222A1 (ru) Преобразователь интервала времениВ цифРОВОй КОд
RU1800596C (ru) Генератор импульсов

Legal Events

Date Code Title Description
QB4A Licence on use of patent

Free format text: LICENCE FORMERLY AGREED ON 20201126

Effective date: 20201126