SU1626384A1 - Pulse-to-binary code converter - Google Patents
Pulse-to-binary code converter Download PDFInfo
- Publication number
- SU1626384A1 SU1626384A1 SU894684099A SU4684099A SU1626384A1 SU 1626384 A1 SU1626384 A1 SU 1626384A1 SU 894684099 A SU894684099 A SU 894684099A SU 4684099 A SU4684099 A SU 4684099A SU 1626384 A1 SU1626384 A1 SU 1626384A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- pulse
- converter
- input
- logical
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в цифровых системах передачи данных. Изобретение позвол ет упростить преобразователь. Формирователи 1 и 2 импульсов формируют на выходе короткие импульсы при превышении заданной длительности импульсов кода Манчестер П, поступающего на информационный вход 5. При этом на выходе 8 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 формируетс тактова последовательность импульсов, а на выходе 9 мажоритарного элемента 3 - информационна последовательность импульсов в коже без возврата к нугю. ил.The invention relates to a pulse technique and can be used in digital data transmission systems. The invention makes it possible to simplify the converter. The shaper units 1 and 2 pulses generate short pulses at the output when the specified pulse length of the Manchester code P arriving at information input 5 is exceeded. At the same time, at the output 8 of the EXCLUSIVE OR 4 element a clock pulse sequence is formed, and at the output 9 of the majority element 3 - an information pulse sequence in the skin without a return to nougat. silt
Description
ЁYo
Изобретение относитс к импульсной технике и может использоватьс в цифровых системах передачи данных.The invention relates to a pulse technique and can be used in digital data transmission systems.
Цел.3 изобретени -- упрощение поеоб разпвэтел .The purpose of the invention is to simplify the dispatcher.
На фиг. I представлена функциональна схема преобразовател ; на фш 2 - временные диагоаммы, по сн ющие его работу.FIG. I presents the functional diagram of the converter; on flash 2 - temporary diagoams that show his work.
Преобразователь содержит (фиг.1) первый , второй формирователи 1,2 импульсов, мажоритарный элемент 3, элемент 4 ИГК ЛЮЧАЮЩЕЕ ИЛИ, информационный вход 5, вход 6 питани , шину 7 нулевого потенциала , тактовый и информационный выходы 3 и 9.The converter contains (Fig. 1) the first, second pulse formers 1.2 pulses, the majority element 3, the element 4 IKK STREET OR, information input 5, power input 6, zero potential bus 7, clock and information outputs 3 and 9.
Преобразователь работает следующим образом.The Converter operates as follows.
Принцип работы преобразователе ос НОБЭН на селекции длительности импульсов фазоманипулированноп (ФМ) последова тельности, ФМ-последовательносгь представл ет собой код с возврате к нулю (Манчестер П) при об зательной смене уровн в середине тактового интервал,) (фиг.2а), причем дл отображени логичь ской единиць- прин т переход с уровн к 1:иЗ ;ому, ь дл лп ноского мгоборот. Таким образом, еди ипца ксдгруе ,;н сим юлами ) логичс скии нуль 01 ПССЛСДОЕ зт. ,iвнести логических нулей ч единиц предстс-вл , меандры с периодом Т, обличающиес фт J03UM сдсиюм Т/2 Tn.-чим образом мере хсд лог ического нул в логическую едмчищ/ сопровождаете,-: фазовым сдвиге- ло.иче Сг-ой единицы на Г 2, а переход ло1ическом единицы в ло ический нуль-фазо м сдьи i им лошческс о нум ia Т /2 Анализир 1 дли1 3льнос а импул (.ч логича кои ОДПНР ць1 ч лошчегого ул , можно f предслить изменение сигнала в ФМ-ппследовательно- сти.The principle of operation of the NOBEN OS converter on the selection of the pulse width of the phase-shift keying (FM) sequence, the FM sequence is a code with a return to zero (Manchester P) with a mandatory level change in the middle of the clock interval, (fig.2a), displays of logical unit- transition from a level to 1: iZ; ohm, b for a half turn. Thus, the unity of the xsdgrue,;, and these symbols) logical zero 01 , insert logical zeroes of units of the representation, meanders with period T, denoted by ft J03UM to T / 2 Tn. — in the manner xxd of the logical zero to the logical unit / follow, -: phase shift. on G 2, and the transition of the logical unit to the logical null-phase of the s i and the series of ia T / 2 Analyzer 1 length 1 impulse (.ch logicala koi ODPNR q1 h of the loshego ul, it is possible f to predict the signal change in FM- offenses.
Мажоритарный элемент 3 mi полнее; функцию чейки xpat енил информации -т фор|.ч1 оиатоли 1,2 нализирумг LXJAI О ФМ-пос 1е/г :га1С)1ьнос11 ьа дпигельнигп импульсов .и1 нулей Р л )гпчаг, их единиц. Ее/:, ФМ последовательное , преде,.тj/ Яог собой меандр с теииодсг- I оез базовою сдвига, го 2 r.cpiu п , ьо, им входах Мпжоритарного эле ;онга 3 сгиуют уровни соответственно погическо единицы и логического e.y/i (через врем Т/2 конденсатор : формпров,чт 1 2 р жаютс и поддепжич;: ют эти vp JtH.ij и г. т ма ооит рному принципу два и трех н выходе мажоритарного элемента Ч ,- хивает roe;, ,v . ,н ,с (фиг iThe majority element is 3 mi fuller; the function of the xpat information cell is of the form | .ch1 oiatoli 1,2 nalizirumg LXJAI О FM-pos 1e / g: ha1C) 1 nos 11 hpigel impulses .i1 zeros P l) gpchag, their units. Her / :, FM sequential, prev, tj / yaog is a meander with a theory, I baseline shift, 2 r.cpiu n, yo, they inputs Mporitarny ale; onga 3 they will bend the levels of respectively the logical unit and logical ey / i ( through time T / 2 capacitor: formprov, thu 1 2 ry and sub-fiche;: these are the vp JtH.ij and the ruminal principle two and three n of the output of the majority element, - hives roe ;, v., n, c (fig i
М tr)M tr)
При по влении фазового сдвига, например , логической единицы на Т/2, что соответствует изменению кода в ФМ-последовательности из логическогоWhen a phase shift occurs, for example, a logical unit by T / 2, which corresponds to a change in the code in the FM sequence from the logical
нул в логическую единицу (фиг.2а, , ty-ts), через врем т , определ емое формирователем 2, на втором входе мажоритарного элемента 3 по вл етс логическа единица (фиг 2в, t3-t/i. t7-ts), котора , складыва сь по мажоритарному принципу с логической единицей на первом входе мажоритарного элемента 3, вызывает по в- ленир на выходе мажоритарного элементаzero in a logical unit (figa, ty-ts), through time t determined by shaper 2, a logical unit appears at the second input of the majority element 3 (fig 2b, t3-t / i. t7-ts), which, folding by the majority principle with the logical unit at the first input of the majority element 3, causes by the voltage at the output of the majority element
3и на его третьем входе логической едини- цы (фиг. 2г, ta-t4, tr-te) Если далее в ФМпоследоватсльности следуют логические единицы, т.е. эта последовательность пред- сгавч ет собой с периодом Т (фиг.2ч, t/i te), то на первом и втором входах мажоритарного элемента 3, присутствуют уровни соответп логической единицы3 and at its third input of a logical unit (FIG. 2d, ta-t4, tr-te) If logical units follow in the FM sequence, i.e. this sequence is with a period T (FIG. 2h, t / i te), then at the first and second inputs of the majority element 3, there are levels of the corresponding logical unit
4логи некого нулч, d на выходе мажоритарного элемента 3 поддерживаетс логическа единица (фиг 26 в г, ).4 logs of a certain nul, d at the output of the majority element 3 is supported by a logical unit (Fig. 26 in g,).
При по влении фазового сдвига логичеWith the advent of phase shift logic
скою нул , что соответствует изменению кола р ФМ последовательности из логической единицы в логический нуль, врем г опридсл 1ое Формирователем 1 на входе мэжпритаргюго зпемента 3 по в- лпетс, гогич с ий t уль (фиг 26 tj-ti, t t) стадьи jflci ;ю мажоритарному принципу с логическим ну зм на втором оходе .иажоригарно о элемента 2 вызываетthe zero zero, which corresponds to the change of the col p FM sequence from a logical unit to a logical zero, the time r is determined by the Shaper 1 at the input of the mid-stage sample 3 according to the volpets, gogich with its t ul (fig 26 tj-ti, tt) of the jflci stage; The majoritarian principle with a logical point on the second approach. The major element of element 2 causes
гн плосир на выходе мажоритарного iid 3 и на его Tpt-гьем входе логическоюg ploir at the output of the majority iid 3 and at its Tpt-gate input the logical
HV (Фиг 2, ta- tj, it-ц) Тгким образом,HV (Fig 2, ta- tj, it-i) in a heavy way,
|ГРобразовыель кода выдел ет в ФМ-по .1 слонателыюсти моменты переходО( из | GRB code selects in the FM-by .1 slant the moments of transition (from
одн i о логического состо ни в другоеone i about the logical state to another
Настройка п еобрззоватеп кода на ча- с о у iirj. iHHMaeroro М -си гнал а зависит от параметров оезистороо и конденсаторов , юрг ирсзателе1 1 и 2 Оптимальна натройка преоЬразг Обтел произвоиитсл наSetting up a custom code for the clock iirj. iHHMaeroro M –si and depends on the parameters of the capacitor and the capacitors, Jürg Irszatele1 1 and 2 The optimal setting is the best result.
врем г (ф г 26 в). psiHoe C.75T СМ-последовательпости Тогда возможнее откпонен ь1 гэкто ой частоты ФМ сигнала, неtime g (f g 26 c). psiHoe C.75T CM sequence Then it is more possible to unlock 1 GHz FM signal frequency, not
1 оИйс ощге искажение принимаемой ин , зрмац1-и оиставгрю 03Cf, чаи- TOio входного ФМ сигнала.1 oIj pszhem distortion received in, see 1 and the 03Cf, the TOI of the input FM signal.
,/с i. iKTOBcn эдоьагельно- сти из М-сигн.-тгЗ происходи, на выходе эпеметл ИСКЛЮЧАЮЩЕЕ ИЛИ А путемi / i. iKTOBcn output from M-sig.-tgZ occur, at the output of an EXEMPTIVE OR A
г:гj .е,1И 1 но модулю два входной ФМ-по- с;т, оптелоности с последгзательным 5и- нарны/, кодом снимаемым с, выхода мЈжооитармою элемс та 0 (фиг. 2д.g: rj. e, 1, and 1, but modulo two input FM-s; t, optelonnost with a sequential mini-ir /, code taken from, output of the control element 0 (Fig. 2e.
Техническим преимуществом предложенного преобразовател вл етс его упрощение , по сравнению с известным, а также автоматическа начальна установка при подаче напр жени питани , когда на втором и третьем входах мажоритарного элемента 3 за счет конденсаторов формирователей 1 и 2 присутствует нулевой уровень, на выходе мажоритарного элемента 3 устанавливаетс логический нуль. При поступлении на входе 5 логического нул на выходе мажоритарного элемента 3 формируетс уровень логического нул , а при поступлении лошческой единицы на входе устанавливаетс уровень логической единицы через врем , определ емое резистором и конденсатором Формировател 2.The technical advantage of the proposed converter is its simplification as compared with the known one, as well as the automatic initial setting when the supply voltage is applied, when the second and third inputs of the majority element 3 have a zero level at the expense of the capacitors of the formers 1 and 2 logical zero is set. When a logical zero arrives at the input 5, the logical zero level is formed at the output of the majority element 3, and when the input unit arrives at the input unit, the level of the logical unit is established over time determined by the resistor and the Former 2 capacitor.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894684099A SU1626384A1 (en) | 1989-04-24 | 1989-04-24 | Pulse-to-binary code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894684099A SU1626384A1 (en) | 1989-04-24 | 1989-04-24 | Pulse-to-binary code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1626384A1 true SU1626384A1 (en) | 1991-02-07 |
Family
ID=21444197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894684099A SU1626384A1 (en) | 1989-04-24 | 1989-04-24 | Pulse-to-binary code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1626384A1 (en) |
-
1989
- 1989-04-24 SU SU894684099A patent/SU1626384A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1200426, кл. Н 03 М 5/12, 1983. Электронна техника в автоматике. Сб.статей под ред. Ю.И.Конева. - М.: Радио и св зь. 1986, вып. 17, с.256. р. 1в. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
SU1626384A1 (en) | Pulse-to-binary code converter | |
US4231023A (en) | Binary to ternary converter | |
SU1531202A1 (en) | Digital phase-shifting device | |
SU1008893A1 (en) | Pulse train generator | |
SU628630A1 (en) | Phase starting recurrent signal analyzer | |
SU1464296A2 (en) | Shaper of phase-manipulated signals | |
SU847509A1 (en) | Decoder | |
EP0246355A3 (en) | Error and calibration pulse generator | |
SU1390771A1 (en) | Two-phase digital generator | |
SU1693722A1 (en) | Driver of codes | |
SU1406742A1 (en) | Test signal generator | |
SU855529A2 (en) | Discrete device for phase-shifting | |
SU750566A1 (en) | Shift register | |
RU2119245C1 (en) | Time relay | |
SU632065A1 (en) | Pulse-frequency functional generator | |
SU1045398A1 (en) | Sample device | |
SU1737738A1 (en) | Information signal selector | |
SU957424A1 (en) | Pulse generator | |
SU671034A1 (en) | Pulse frequency divider by seven | |
SU985758A1 (en) | Radar signal processing device | |
SU947862A1 (en) | Error signal resistance device | |
SU1660142A1 (en) | Pulse generator | |
SU886283A1 (en) | Bipulse-to-binary signal converter | |
SU1394416A1 (en) | Pulse driver |