SU1614106A1 - КМДП-компаратор с регенерацией - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  при построении аналого-цифровых схем на МДП-транзисторах. Цель - повышение достоверности сравнени  медленно мен ющихс  сигналов и уменьшение потребл емой мощности. Компаратор содержит собственно компаратор, построенный на трех каскадах: дифференциальном входном каскаде 6, каскаде 12 суммировани  и перехода к двухпроводному выходу, выходном каскаде 13 инвертирующего усилител , а также содержит первый и второй элементы 2, 14 смещени  с источником вытекающего тока, два ждущих мультивибратора, построенных на D-триггерах 18, 19 и элементах 20, 21 задержки импульсного сигнала, комбинационную схему формировани  сигналов управлени  элементами 2, 14 смещени , выходной триггер-защелку, состо щий из КМДП-ключей 29, 30, инверторов 26, 27, 28. При нахождении входного сигнала вне зоны нечувствительности (неопределенности) компаратора выходной сигнал компаратора устойчиво принимает единичное или нулевое логическое состо ние. При попадании входного сигнала в зону неопределенности один или оба D-триггера 18, 19 переход т в единичное состо ние и с учетом предыдущего состо ни  компаратора включаетс  тот элемент смещени , который обеспечивает смещение входного дифференциального каскада 6, эквивалентное мгновенному выходу входного сигнала из зоны неопределенности в определенное логическое состо ние. Длительность интервала действи  регенеративной обратной св зи превышает врем  перехода входным сигналом, имеющим минимальную скорость изменени  напр жени , всей зоны неопределенности, что позвол ет подавить нежелательный высокочастотный колебательный сигнал ("дребезг") на выходе компаратора. 2 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано при построении аналоговых и аналого-цифровых схем на МДП-транзисторах.

Цель изобретени  - повышение досто- верности сравнени  медленно мен ющихс  сигналов и уменьшение потребл емой мощности за счет уменьшени  генерации.

На фиг. 1 представлена принципиальна  .схема КМДП-компаратора с регенера- цией; на фиг. 2 - временные диаграммы, по сн ющие его работу.

КМДП-компаратор с регенерацией содержит источник 1 управл ющего напр же- ни , первый элемент 2 смещени , состо щий из генератора 3 вытекающего тока на транзисторе р-типа. токового отражател  4 на транзисторах п-типа, ключа 5 на транзисторе п-типа, дифференциальный каскад 6, состо щий из дифференциальной пары на первом 7 и втором 8 транзисторах р-типа, генератора 9 тока на третьем транзисторе р-типа, токового отражател , выполненного на нагрузочных транзисторах 10 и 11 п-типа, усилитель 12 с общим источ- ком, инвертирующий усилитель 13, второй элемент 14 смещени , состо щий из генератора 15 втекающего тока на транзисторе п-типа, токового отражател  16 на транзисторах р-типа, ключа 17 на транзисторе р- типа, первый 18, второй 19 D-триггеры, первый 20 и второй 21 инвертирующие элементы задержки, первый 22 и второй 23 элементы И. элемент ИЛИ 24, первый 25, второй 26, третий 27 и четвертый 28 инвер- торы, первый 29 и второй 30 КМДП-ключи на транзисторах п- и р-типа, конденсатор 31, выходную шину 32 и шину 33 источника напр жени  (Е), при этом дифференциальный каскад 6, усилитель 12 с общим источником и инвертирующий усилитель 13 соединены последовательно, затвор первого 7 транзистора дифференциального каскада 6  вл етс  неинвертирующим, затвор второго транзистора 8 - инвертирующим входами компаратора, истоки первого 7 и второго 8 транзисторов объединены и подключены к выходу генератора 9 тока на третьем транзисторе р-типа, затвор котор

5 0 5

го соединен с источником 1 управл ющего напр жени , сток первого 7 транзистора со- . единен с входом отражател  тока, выполненного на нагрузочных транзисторах 10 и 11, сток первого транзистора 7 соединен с выходами отражател  4 тока и первого элемента 2 смещени , вход отражател  4 тока соединен с выходом генератора 3 вытекающего тока на транзисторе р-типа, затвор которого подключен к источнику 1 управл ющего напр жени , исток выходного транзистора отражател  4 тока подключен к стоку транзистора п-типа ключа 5, сток первого транзистора 7 соединен с выходами отражател  16 тока и второго элемента 14 смещени , вход отражател  16 тока соединен с выходом генератора 15 втекающего тока на транзисторе п-типа, затвор которого подключен к выходу источника 1 управл ющего напр жени , исток выходного транзистора отражател  16 тока подключен к стоку транзистора ключа 17, затвор которого соединен с выходом первого инвертора 25, затвор транзистора ключа 5 соединен с выходом- первого элемента И 22 и входом элемента ИЛИ 24, другой вход которого соединен с входом первого инвертора 25 и выходом второго элемента И 23, D-входы D-триггеров 18 и 19 соединены с шиной 33 источника напр жени , С-входы - с выходом инвертирующего усилител  13, пр мой выход первого D-триггера 18 - с первым входом первого элемента И 22, и нверсный выход - с входом первого инвертирующего элемента 20 задержки, выход которого соединен с R-Bxo,;oM первого D-триггера 18, пр мой выход второго О-триггера 19 соединен с первым входом второго элемента И 23, инверсный выход - с входом второго инвер0 тирующего элемента 21 задержки, выход которого соединен с R-входом второго D-триггера 19, второй вход первого элемента И 22 соединен с выходом третьего инвертора 27, входом четвертого инвертора 28 и

5 через конденсатор 31 с общей шиной, выход элемента ИЛИ 24 соединен с входом второго инвертора 26, затвором транзистора р-типа первого КМДП-ключа 29 и затвором транзистора п-типа второго КМДП-ключа

30, исток транзистора р-типа первого КМДП-ключа 29 соединен со стоком транзистора п-типа и выходом инвертирующего усилител  13, сток транзистора р-типа первого КМДП-ключа 29 соединен с истоком транзистора п-типа, входом третьего инвер- тора, истоком и стоком транзисторов ft- и п-типа второго КМДП-ключа 30, сток и исток которых соединены с выходом четвертого инвертора 28, с вторым входом второго элемента И 23 и выходной шиной компаратора , выход второго инвертора. 26 соединен с затвором .транзистора п-типа первого КМДП-ключа 29 и затвором транзистора р- типа второго КМДП-ключа 30.

КМДП-компаратор с регенерацией ра- ботает следующим образом.

Предположим, что напр жение на неинвертирующем входе компаратора + монотонно возрастает со скоростью не более 1 мВ/мкс от очень малого или нулевого зна- чени , а на инвертирующий подаетс  опорное напр жение, задающее порог компаратора. Пусть компаратор имеет зону нечувствительности 10 мВ. При этом D-триг- геры 18 и 19 в начальный момент времени наход тс  в нулевом состо нии, первый КМДП-ключ 29 открыт, второй КМДП-ключ 30 закрыт и запр жение низкого логического уровн  с выхода инвертирующего усилител  13 через последовательно соединенные третий 27 и четвертый 28 инверторы поступает на выход компаратора; Ключ 5 первого элемента 2 смещени  и ключ 17 второго элемента 14 смещени  закрыты . Как только напр жение на неинвер- тирующем входе компаратора достигает зоны нечувствительности возникает высокочастотна  генераци  с частотой 5-10 МГц. котора  дл  устройства-прототипа определ етс  интервалом времени At U3H/Vt, где USH - диапазон зоны нечувствительности компаратора, Vt-скорость изменени  входного сигнала на неинвертирующем входе компаратора. В течение этого интервала времени резко возрастает потребл ема  мощность и отсутствует достоверна  информаци  о сравнении входного сигнала с опорным напр жением.

В предлагаемом устройстве при по влении на выходе инвертирующего усилител  -13 сигнала высокочастотной генерации по переднему фронту этого сигнала переключаетс  в единичное состо ние первый D- триггер 18 и по заднему фронту сигнала переключаетс  в единичное состо ние вто- рой D-триггер 19. Единичное состо ние триггеров поддерживаетс  неизменным до завершени  интервала временной задержки Тэ,. формируемой двум  элементами 20 и.

21 задержки импульсного сигнала, подключаемыми к инверсным выходам первого 18 и второго 19 D-триггеров. Длительнрсть интервала временной задержки Тз должна превышать интервал времени, необходимый дл  прохождени  входным сигналом зоны нечувствительности компаратора. Напр жение высокого уровн  на выходе третьего инвертора 27  вл етс  разрешающим дл  прохождени  сигнала с пр мого выхода первого D-триггера 18 на выход элемента И 22, при зтом блокируетс  прохождение сигнала с пр мого выхода второго Ь-триггера 19 на выход элемента И 23. Напр жение низкого уровн  с выхода элемента И 23 поступает на один вход элемента ИЛИ 24. разреша  прохождение сигнала пр мого выхода перво j D-триггера 18 на выход зле- мента ИЛИ 24. Сигнал высокого уровн  на выходе элемента ИЛИ 24 открывает второй 30 и закрывает первый 29 КМДП-ключи выходного триггера-защелки, обеспечива  сохранение на выходе компаратора неизменного предыдущего, нулевого, логического состо ни . Дл  устранени  неравенства задержки распространени  сигналов по двум цеп м: первый 29 КМДП- ключ - третий инвертор 27 и первый D-триггер 18 - элемент И 22 - элемент ИЛИ 24. включен.конденсатор 31. Значение емкости конденсатора 31 выбрано не менее 2 пФ. что обеспечивает разность задержек не более 2 НС при выходном сопротив/.ении МДП- транзистора около 10 кОм. Напр жение высокого уровн  с выхода элемента И 22 открывает МДП-транзистор п-типа ключа 5, через который из дифференциального каскада компаратора вытекает ток. определ емый током генератора 3 вытекающего тока и соотношением размеров транзисторов токового отражател  4. что эквивалентно мгновенному увеличению напр жени  входного сигнала на неинвертирующем входе компаратора на величину ./дт, где 1выт. - вытекающий ток; gm - крутизна характеристик входных транзисторов 7 и 8 входного дифференциального каскада 6 (пунктир на фиг.2). Таким образом осуществл етс  регенеративна  обратна  св зь на вход компаратора. По окончании длительности единичного импульса на выходе первого D-триггера 18. за которую входной сигнал выходит из зоны нечувствительности, а выходной сигнал инвертирующего усилител  13 устойчиво принимает единичное логическое состо ние, вновь открываетс  первый КМДП-ключ 12 и закрываетс  второй КМДП- ключ 30 и выходной сигнал инвертирующего усилител  13 проходит на выход компаратора . При монотонном изменении входного

сигнэла компаратора на неинвертирующем входе от большого к малому или нулевому высокий логический сигнал с пр мого выхода второго D-триггера 19 через открытый элемент И 23 (элемент И 22 при этом блокирован сигналом низкого уровн  с выхода третьего инвертора 27) и инвертор 25 открывает ключ 17 второго элемента 14 смещени . В течение прохождени  входным сигналом зоны нечувствительности включаетс  генератор втекающего тока, что эквивалентно мгновенному уменьшению входного сигнала компаратора на неинвертирующем входе на величину и 1втек./дт, где 1втвк. втекающий ток; gm - крутизна характеристик.входных транзисторов 7 и 8, т.е. осуществл етс  регенеративна  св зь, ускор юща  выход компаратора из зоны нечувствительности . Выходной сигнал компаратора во врем  действи  обратной св зи остаетс  неизменным, равным предыдущему высокому логическому сигналу, так как на дто врем  вновь закрываетс  выходной триггер-защелка. По окончании длительности единичного импульса на пр мом выходе второго D-триггера 19 и соответственно выходе элемента ИЛИ 24 сигнал высокого уровн  с выхода инвертирующего усилител  13 через третий и четвертый инверторы 27 и 28 постулает на выход компаратора.

Таким образом, за счет введени  амплитудной и временной селекции сигналов при нарастании и спаде входного сигнала компаратора исключаетс  высокочастотна  генераци  (дребезг) на выходе компаратора , предотвращаете увеличение потребл емой мощности, повышаетс  достоверность анализа входной аналоговой информации.

Технический эффект от использовани  предлагаемого КМДП-компаратора с регенерацией заключаетс  в повышении достоверности анализа аналоговой информации и уменьшении потребл емой мощности за счет устранени  генерации при сравнении медленно мен ющихс  сигналов близких амплитуд.

Форму л а изобретени  

КМДП-компаратор с регенерацией, выполненный на полевых транзисторах, содержащий источник управл ющего напр жени , первый элемент смещени , состо щий из генератора вытекающего тока, отражател  тока и ключа, а также последовательно соединенные дифференциальный каскад, усилитель с общим истоком и инвертирующий усилитель,а дифференциальный каскад выполнен на первом и втором транзисторах р-типа, затвор первого из которых  вл етс  соответственно неинвертируЮ- щим, а затвор второго - инвертирующим

входами компаратора, истоки первого и второго транзисторов объединены и подключе- ны к выходу генератора тока дифференциального каскада на третьем

транзисторе р-типа, затвор которого соединен с входом источника управл ющего на- пр жени  а нагрузкой дифференциального каскада  вл ютс  нагрузочные транзисторы ; п-типа, затворы которых объединены и под0 ключены к стоку первого транзистора и выходу отражател  тока первого элемента смещени , выполненного на транзисторах п-типа, а вход отражател  тока соединен с выходом генератора вытекающего тока пер5 вого элемента смещени  на транзисторе р-типа, затвор которого подключен к входу источника управл ющего напр жени , а исток выходного транзистора отражател  тока первого элемента смещени  подключен к

0 стоку транзистора п-типа ключа, исток которого подключен к общей шине, шину источника напр жени , отличающ и и с   тем, что, с целью повышени  достоверности сравнени  медленно мен ющихс  сигналов

5 и уменьшени  потребл емой мощности за счет уменьшени  генерации, в него введены второй элемент смещени , содержащий генератор втекающего тока, отражатель тока и ключ, первый, второй D-триггеры, пер0 вый и второй инвертирующие элементы задержки, первый и второй элементы И, элемент ИЛИ, первый-четвертый инверторы, первый и второй КМДП-ключи на транзисторах п- и р-типа, конденсатор, при этом сток

5 первого транзистора дифференциального каскада соединен с выходом отражател  тока второго элемента смещени , выполненного на транзисторах р-типа, вход отражател  тока соединен с выходом гене0 ратора втекающего тока второго элемента смещени  на транзисторе п-типа, затвор которого подключен к выходу источника управл ющего напр жени , исток выходного транзистора отражател ,трка второго эле5 мента смещени  подключен к стоку транзистора р-типа ключа, затвор которого соединен с выходом первого инвертора, затвор транзистора п-типа ключа первого элемента смещени  соединен с выходом

0 первого элемента И и с первым входом элемента ИЛИ, второй вход которого соединен с входом первого инвертора и выходом второго элемента И, D-входы первого и второго D-триггеров соединены с шиной

5 источника напр жени , С-входы - с выходом инвертирующегоус - пигел , пр мой выход первого D-триггера соединен с первым входом первого элемента И, инверсный выход - с входом первого инвертирующего элемента задержки; выход которого соединем с R-входом первого D-триггера, пр мой выход второго D-триггера соединен с первым входом второго элемента И, инверсный выход соединен с входом второго инвертирующего элемента задержки, выход которого соединен с R-входом второго D-триггера, выход элемента ИЛИ соединен с входом второго инвертора, с затвором транзистора р-типа первого КМДП-ключа и затвором транзистора п-типа второго КМДП-ключа, исток транзистора р-типа первого КМДП- ключа соединен со стоком транзистора п-типа и выходом инвертирующего усилител , сток транзистора р-типа первого КМДП0

6-

ключа соединен с истоком транзистора п-типа , входом третьего инвертора, истоком и стоком транзисторов р- и п-типа второго КМДП-ключа, сток и исток которых соединены с выходом четвертого инвертора, вторым входом второго элемента И и выходной шиной компаратора, выход-второго инвертора соединен с затвором транзистора п-типа первого КМДП-ключа и затвором транзистора р-типа второго КМДП-ключа, вход первого элемента И соединен с выходом третьего инвертора и входом четвертого инвертора и через конденсатор подключен к общей шине.

Claims (1)

1. Формула изобретения

   КМДП-компаратор с регенерацией, выполненный на полевых транзисторах, содержащий источник управляющего напряжения, первый элемент смещения, состоящий из генератора вытекающего тока, отражателя тока и ключа, а также последовательно соединенные дифференциальный каскад, усилитель с общим истоком и инвертирующий усилитель,а дифференциальный каскад выполнен на первом и втором транзисторах p-типа, затвор первого из которых является соответственно неинвертирующим, а затвор второго - инвертирующим входами компаратора, истоки первого и второго транзисторов объединены и подключены к выходу генератора тока дифференциального каскада на третьем транзисторе p-типа, затвор которого соединен с входом источника управляющего напряжения, а нагрузкой дифференциального каскада являются нагрузочные транзисторы .> η-типа, затворы которых объединены и подключены к стоку первого транзистора и выходу отражателя тока первого элемента смещения, выполненного на транзисторах η-типа, а вход отражателя тока соединен с выходом генератора вытекающего тока первого элемента смещения на транзисторе p-типа, затвор которого подключен к входу источника управляющего напряжения, а исток выходного транзистора отражателя тока первого элемента смещения подключен к стоку транзистора η-типа ключа, исток которого подключен к общей шине, шину источника напряжения,отличающийся тем, что, с целью повышения достоверности сравнения медленно меняющихся сигналов и уменьшения потребляемой мощности за счет уменьшения генерации, в него введены второй элемент смещения, содержащий генератор втекающего тока, отражатель тока и ключ, первый, второй D-триггеры, первый и второй инвертирующие элементы задержки, первый и второй элементы И, элемент ИЛИ, первый-четвертый инверторы, первый и второй КМДП-ключи на транзисторах п- и p-типа, конденсатор, при этом сток первого транзистора дифференциального каскада соединен с выходом отражателя тока второго элемента смещения, выполненного на транзисторах p-типа, вход отражателя тока соединен с выходом генератора втекающего тока второго элемента смещения на транзисторе η-типа, затвор которого подключен к выходу источника управляющего напряжения, исток выходного транзистора отражателя,тока второго элемента смещения подключен к стоку транзистора p-типа ключа, затвор которого соединен с выходом первого инвертора, затвор транзистора η-типа ключа первого элемента смещения соединен с выходом первого элемента И и с первым входом элемента ИЛИ, второй вход которого соединен с входом первого инвертора и выходом второго элемента И, D-входы первого и второго D-триггеров соединены с шиной источника напряжения, С-входы - с выходом инвертирующего усилителя, прямой выход первого D-триггера соединен с первым входом первого элемента И, инверсный выход - с входом первого инвертирующего элемента задержки; выход которого соеди1614106 нен с R-входом первого D-триггера, прямой выход второго D-триггера соединен с первым входом второго элемента И, инверсный выход соединен с входом второго инвертирующего элемента задержки, выход которого соединен с R-входом второго D-триггера, выход элемента ИЛИ соединен с входом второго инвертора, с затвором транзистора p-типа первого КМДП-ключа и затвором транзистора η-типа второго КМДП-ключа, исток транзистора p-типа первого КМДПключа соединен со стоком транзистора п-типа и выходом инвертирующего усилителя, сток транзистора p-типа первого КМДПключа соединен с истоком транзистора п-типа, входом третьего инвертора, истоком и стоком транзисторов р- и η-типа второго КМДП-ключа, сток и исток которых соедине5 ны с выходом четвертого инвертора, вторым входом второго элемента И и выходной шиной компаратора, выход-второго инвертора соединен с затвором транзистора п-типа первого КМДП-ключа и затвором 10 транзистора p-типа второго КМДП-ключа.

   вход первого элемента И соединен с выходом третьего инвертора и входом четвертого инвертора и через конденсатор подключен к общей шине.

   Входной | сигнал __ г , ч г? 0 ⁵ : S' Выход Sтриггера 18 0 1 i Выход 11триггера 19 0 -t — . Ί у Выход элемента И22 0 i Выход элеме- нта НЕ 75 0 i Выход элеме- . нта НЛП 24 0 Выход усилителя 13 0 t дредезг дребезг ίΐί ill ф ПТ Hi II ill 111 t Выход 0 L

   Фиг.2

   Составитель H.Маркин Редактор Л. Пчолинская Техред М.Моргентал Корректор В. Гирняк

   Заказ 3897 Тираж 667 Подписное

   ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5

   Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101