SU1597874A1

SU1597874A1 - Интегральна микросхема стабилизатора посто нного напр жени

Info

Publication number: SU1597874A1
Application number: SU884427682A
Authority: SU
Inventors: Владимир Иванович Анисимов; Александр Борисович Исаков; Михаил Васильевич Капитонов; Юрий Михайлович Соколов; Николай Иосифович Ясюкевич
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1988-05-19
Filing date: 1988-05-19
Publication date: 1990-10-07

Abstract

Изобретение относитс к электротехнике и может быть использовано во вторичных источниках электропитани радиоэлектронной аппаратуры. Цель - обеспечение универсальности интегральной микросхемы стабилизатора посто нного напр жени . Устройство содержит регулирующий транзистор 7, усилитель сигнала рассогласовани на транзисторах 3, 4, источник опорного напр жени на транзисторах 1, 2, 5, 12. Введение компаратора 19, транзисторных ключей 16 и 17 и подключение входа компаратора параллельно регулирующему транзистору 7, а выходов - к входам транзисторов 16 и 17 позвол ет автоматически измен ть фазировку схемы и тем самым строить стабилизаторы напр жени как положительной, так и отрицательной пол рности, т.е. сделать микросхему универсальной. 2 ил.

Description

сл

CD

00

1

Изобретение относитс к электро- технике и может быть использовано во вторичных источниках электропитани радиоэлектрбнной аппаратуры.

Целью изобретени вл етс обеспечение универсальности интегральной микросхемы стабилизатора посто нного напр жени .

На фиг. 1 представлена пpинципиaль на электрическа схема устройства; на фиг. 2 - электрическа схема компаратора .

Интегральна микросхема стабилизатора посто нного напр жени , содержит первый 1 седьмой 7 МОП-транзисторы , первый источник 8 тока, затвор транзистора 1 соединен с его стоком и первым выводом 9, затвор транзистора 2 соединен с его стоком и с затво- ром транзистора 3, исток которого соединен с истоком транзистора 4 и через первый источник тока 8 - с вторым выводом 10 и с истоком транзистора |5, затвор и сток которого объединены ,с истоком транзистора 2, сток транзистора 4 соединен с затвором и стоком транзистора 6, его затвор - с третьим выводом 11 и с истоком транзистора 7, восьмой 12 - тринадцатый

17МОП-транзисторы, второй источник

18тока, компаратор 19, затвор и

I сток транзистора 12 объединены с истоком . транзистора 1, а его исток - со стоком транзистора 2, истоки шее- того 6, дев того 13 - тринадцатого 17. транзисторов соединены р выводом 9, затвор и сток транзистора 13 соединены с затвором транзистора 15, а также со стоками транзисторов 4 и 16, затвор и сток транзистйра 6 объединены с затвором транзистора 14 и стоком транзистора 17, стоки транзисторов 14 и 15 соединены с затвором транзистора 7 и через второй источник тока 18 - с выводом 10, затвор транзистора 17 подключен к первому выходу 20 компаратора 19, затвор двенадцатого 16 транзистора - к второму выходу 21 компаратора 19, пер- вый вход 22 компаратора 19 соединен со стоком седьмого транзистора 7 и с четвертым вьгоодом 23, а второй вхо 24 - с истоком седьмого транзистора 7.

Дл получени положительного напржени выводы 9 и 23 микросхемы сое- .дин ютс с источником положительного напр жени , вывод 10 - с общей

шиной, а нагрузка подключаетс к выводу 11. При этом компаратор 19 находитс в первом устойчивом состо нии , т.е. на выходе 21 компаратора 19 устанавливаетс высокий потенциал а на выходе 20 - низкий. Такое состо ние компаратора 19 обеспечивает пребывание транзистора 17 в линейной области своей выходной характеристики и отсечку транзистора 16. При этом на затворе транзистора 3 по вл етс опорное напр жение положительной пол рности . На выводе 11 по вл етс требуемое выходное напр жение одноименной пол рности. Дл получени стабилизатора напр жени отрицательной пол рности выводы 10 и 11 микросхемы подключаютс к отрицательной шине питани , вывод 9 - к общей (положительной шине питани , а вывод 23 - к нагрузке. В этом случае компаратор 19 измен ет свои выходные напр жени так, что на выходе 20 устанавливаетс высокий потенциал, а на выходе 21 - низкий потенциал. В результате замыкаетс ключ на транзисторе 16 и размыкаетс ключ на транзисторе 17, что обеспечивает необходимую фазировку в схеме.

Регулирующий транзистор 7 в таком устройстве должен быть симметричным (двунаправленным). В этом случае при смене пол рности выходного напр жени сток и исток транзистора 7 мен ютс местами. Поскольку входы компаратора 19 .соединены с истоком и стоком, транзистора 7, то измен етс пол рность входного напр жени компаратора 19, что дает возможность измен ть функционирование микросхемы.

Работа устройства в составе стабилизатора происходит следующим образом .

Усилитель сигнала рассогласовани (на транзисторах 3 и 4) выдел ет разность напр жений между источником I опорного напр жени (транзисторы 1, 2, 5, 12) и выходным напр жением (на выходе 11), усиливает ее и через согласующие цепи воздействует на управл ющий вход регулирующего транзистора 7 таким образом, что при изменении вли ющих величин выходное напр жение стабилизатора остаетс на заданном уровне.

Таким образом, предлагаемое устройство по сравнению с известным вл етс универсальным, так как позвол ет строить стабилизаторы как положительной , так и отрицательной пол рности .

Claims

Формула изобретени

Интегральна микросхема стабилизатора посто нного напр жени , содержаща семь МОП-транзисторов, первый источник тока, причем затвор и сток первого транзистора объединены и соединены первым выводом, затвор второго транзистора соединен с его стоком и с затвором третьего транзистора, исток которого соединен с истоком четвертого транзистора и через первый источник тока - с вторым вьгаодом и с истоком п того транзистора, затвор и сток которого объединены с истоком второго транзистора, сток четвертого транзистора соединен с затвором шестого , а его затвор - с третьим выводом и с истоком седьмого транзистора , отличающа с тем, что, с цепью обеспечени универсаль- ности микросхемы, в нее введены с восьмого по тринадцатый МОП-транзис

о 5

5

0

торы, второй источник тока, компаратор , при этом затвор и сток восьмого транзистора объединены с истоком первого, а его исток - со стоЛом второго транзистора, истоки шестого, дев того - тринадцатого транзисторов соединены с первым выводом, затвор и сток дев того транзистора соединены с затвором одиннадцатого транзистора , со стоками четвертого и двенадцатого транзисторов, затвор и сток шестого транзистора объединены с затвором дес того транзистора и со стоком тpинa цaтoгo транзистора, стоки дес того и одиннадцатого транзисторов соединены с затвором седьмого транзистора и через второй источник тока - с вторым выводом, затвор тринадцатого транзистора подключен к первому выходу компаратора, затвор двенадцатого транзистора - к второму выходу компаратора, первый вход компаратора соединен со стоком седьмого транзистора не четвертым выводом, а-второй вход - с истоком седьмого транзистора.