SU1587531A2

SU1587531A2 - Устройство дл параллельной записи информации

Info

Publication number: SU1587531A2
Application number: SU884453414A
Authority: SU
Inventors: Наталья Михайловна Смирнова; Александр Николаевич Николаев; Инна Александровна Сухенко
Original assignee: Предприятие П/Я М-5164
Priority date: 1988-07-01
Filing date: 1988-07-01
Publication date: 1990-08-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при создании дуплексных вычислительных систем с параллельным вводом информации. Целью изобретени вл етс расширение области применени за счет осуществлени возможности гарантированного разновременного ввода информации в две микроЭВМ. Дл этого в устройство введены блоки 36 и 34 диспетчеров магистрали, блоки 39 и 40 управлени магистральными приемопередатчиками и приемопередатчики 38 и 41. 1 з.п. ф-лы, 3 ил.

Description

Со ffatepote выхода длона eucnemvepa , fTotuempajffu

С четвертою выхода aeatugrparofta аЪ/зкап

1

стоаль

-С- SOMHUf

в gjOffMupofoMtnt сигнала чтени

f/a mofmut/ 8x08 одюроео тюка m/ffffrnveaa „ нтист/тлеи

fte Л& второй 9ход первого

лкнвмта J

Второго , owtooa qtSpHtaoo Uf л tmittoiHo- to импульса №

На Smopou ЛюЭ второю 9ffftfMma 41

С выхода дюрнарова- Tfjf offuffevMoeo инпмб- 1-Л7г7

Claims

Формула изоб ретения

1. Устройство для параллельной записи информации по авт.св. № 1437873, отличающееся тем, что, с целью расширения области применения за счет осуществления возможности гарантированного разновременного ввода информации в две микроЭВМ, в него введены два блока диспетчеров магистрали, два блока управления магистральными приемопередатчиками и два магистральных приемопередатчика, причем первые информационные входы-выходы первого и вто

7531 ⁶ рого приемопередатчиков соединены с вторыми информацнонньии входами-выходами магистральных приемопередатчиков соответственно первого и второго блоков формирования сигналов чтения устройства, вторые информационные входы-выходы первого и второго приемопередатчиков являются соответIQ ственно первым и вторым информационными входами-выходами устройства,входы разрешения первого и второго приемопередатчиков соединены с первьни выходами соответственно первого и

J5 второго блоков управления магистральными приемопередатчиками, входы направления передачи первого и второго приемопередатчиков соединены с вторыми выходами соответственно пер20 вого и второго блоков управления магистральньыи приемопередатчиками, первые информационные входы первого и второго блоков управления магистральными приемопередатчиками соеди25 йены с выходами триггеров прерывания соответственно первого и второго блоков формирования сигналов чтения устройства, вторые информационные входы первого и второго блоков

30 управления магистральными приемопередатчиками соединены с выходами запрета соответственно первого и второго блоков диспетчеров магистралей, третьи информационные входы первого

35 и второго блоков управления магистральными приемопередатчиками соединены с вторыми выходами магистральных приемников соответственно первого и второго блоков формирования сиг4Q налов чтения устройства, четвертые информационные входы первого и второго блоков управления магистральными приемопередатчиками соединены с входами ответа соответственно перво45 го и второго блоков формирования сигналов чтения устройства, входы запрета первого и второго блоков диспетчеров магистралей соединены с выходами запрета соответственно вто5Q рого и первого блоков диспетчеров магистралей, первый и второй входы режима первого блока диспетчера магистрали соединены соответственно с третьим и четвертым выходами де55 шифратора адреса первого блока формирования сигналов чтения, первый и второй входы режима второго блока диспетчера магистрали соединены соответственно с третьим и четвертым выходами дешифратора адреса второго, блока формирования сигналов чтения.

. 2. Устройство по π.1, о тли - ₅ чающееся тем, что блок лиспе тчёра магистрали содержит триггер, три'элемента И, элемент ИЛИ и элемент НЕ, причем вход элемента НЕ соединен с входом разрешения третьего элемента И, с первым входом первого элемента И и с первым входом режима блока, информационный вход третьего элемента И соединен с выходом триг гера и с выходом запрета блока, инверсный вход первого элемента И соединен с первым входом второго элемента И и с входом запрета блока,, выход первого элемента И соединен с входом установки триггера, вход сброса которого соединен с выходом элемента ИЛИ, первый вход которого является вторым входом режима блока,второй вход элемента ИЛИ соединен с выходом второго элемента И, второй вход которого соединен с выходом элемента НЕ.

Магистраль адрес- Ванные „ блока формирование сигнала чтения

---------->

На третий вход ого блока мпчера „ магистралей * .

С четвертого выхода дешифратора аорееап

Клеммы с третьего выхода дешифратора адреса 11 второго выхода блока диспетчера . магистралей