SU1580359A1 - Цифровой интегратор - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и предназначено дл  решени  дифференциальных уравнений. Цель изобретени  - повышение точности интегрировани . Интегратор содержит группу накпливающих сумматоров 1, группу умножителей 3, блок 3 пам ти, генератор 4 импульсов, распределитель 5 импульсов, регистр 6 начального значени , триггер 7, первый элемент ИЛИ 8, блок 12 элементоов ИЛИ, второй элемент ИЛИ 13, блок 14 элементов И, элементы И 15, 16. 1 ил.

Description

Пусть функци  x(t) задана на интервале (а,Ь), Раздел ют интервал ,(а,Ъ) равноотсто щими точками а tu t, k.tm, .... tm В на М подынтервалов (t.t)} тв . На m-м подынтервале длиной Н t

аппроксимируют функцию x(t)

интерпол ционным многочленом Ньютона x(m,t) К-гр пор дка. В узлах интерпол ции tm, t m -h,- ., t m -Kh, где h H/K, значени  функций x(t) в области локальных интегродифферен циальных преобразований  вл етс  функци 

,

tm

50

-1 «ЩгАЫД,,. ц Г

-ь

(1) 55

где m 1 ,М

и могут быть-легко построены дл  любого значени  К с помощью треугольника Паскал .

Способ построени  операторов интегрировани  в области локальных интегродифференциальных преобразований основан на равенстве пор дков полиномиальных функций x(m,t) и I у(m,t) dt, св занных соотношением

i

x(m,t) 1 y(m,1)d2+ x(m,t ). m-,Щ (З)

Если функци  y(m,t)  вл етс  интерпол ционным полиномом (K-l)-ro пор дка , то функци  x(m,t) должна быть интерпол ционным полиномом К-го пор дка . При этом интерпол ционный , полином y(m,t) строитс  на множестве узлов tw-jhjj .

51580.359

В результате применени  преобразовани  (1) к равенству (3) с учетом (2), получают векторно-матрич- ное соотношение

где И(К,Ь) - квадратна  (КхК) матрица-оператор интегрировани  ;

е - К - мерный вектор с единич i ными элементами, который учитывает начально условие x(tw.().

Элементы К-мерных векторов у(т) и х(т) совпадают с первыми К элементами (К+1)-мерных векторов у(т) и х(т),В векторах х(й) и х(т) отсутствуют элементы y() и x(tm- Kh).

Вид оператора интегрировани  И зависит от пор дка интерпол ции К. В частности, при К 3

И(3,Ь) у2а при К 4

И(4,Ь) -|Ј

При определении значений интервала x(ffl) по значени м интегрируемой функции у(га) реализуетс  параллельно-последовательна  вычислительна  процедура. На первом подынтервале интегрировани  (a,t.,) необходимо задать посто нную интегрировани  х(а) с и с помощью (4) найти значени  интеграла х(Т). Поскольку соотношение (4) содержит векторно-матрич- ные операции, то они могут быть реаИмпульс генератора устанавливает разрешающий сигнал на первом выходе распределител  5 Этот сигнал распре делител  5  вл етс  разрешающим сигн лом считывани  из регистра 6 начальных значений начального значени  интеграла и подачи его на входы всех сумматоров 24-26. Этот же сигнал распределител  через элемент ИЛИ 13 и элемент И 16 устанавливает распределитель 5 в следующее состо ние. Очередной сигнал распределител   вл етс  разрешающим сигналом дл  счит вани  первого столбца матрицы интегрировани  и дл  ввода текущего значени  входной функции с группы вхо- дов 17, Текущее значение функции пос тупает на первые входы умножителей 27-29, на вторые входы которых подаютс  значени  коэффициентов первого столбца матрицы интегрировани  из элементов 30,33 и 36 пам ти. Выходы умножителей 27-29 соединены соответственно с входами сумматоров 24-26, в которых получаетс  промежуточное значение интеграла, Вс кий раз по окончании умножени  вырабатываетс  сигнал, который переводит распределитель в следующее состо ние, что вызывает подачу на входы умножителей нового текущего значени  входной фун ции и соответствующего столбца матри

лизованы на параллельном вычислителе . Среди найденных значений интегра-55 цы интегрировани , -(К+2)-й сигнал ла х(1) выбирают x(t ) и используютраспределител  5 выдает значение ин- его э качестве посто нной интегриро-теграла на подынтервале на входы вани  на следующем подынтервале18-20 сумматоров 24-26 и  вл ет- (). Переход от (m-l)-ro подын- с  сигналом записи в регистр 6 нач-

- е

5)

10

15

20

25

30

35

40

45

50

тервала интегрировани  к (т)-у подынтервалу осуществл етс  последовательно дл  m 2,3,...,М.

Цифровой интегратор работает следующим образом.

В исходном состо нии в элементы 30-38 пам ти введены коэффициенты оператора интегрировани  и через вход 21 в регистр 6 начальных значений внесено заданное начальное значение интеграла. Разрешающий сигнал установлен на последнем выходе распределител  5,

Работа интегратора начинаетс  с момента подачи через вход 22 управл ющего сигнала Пуск, который устанавливают триггер 7 в единичное состо ние . Единичный выход триггера 7 через элемент И 16 выдает разрешение на поступление тактовых импульсов генератора 4 о

Импульс генератора устанавливает разрешающий сигнал на первом выходе распределител  5 Этот сигнал распределител  5  вл етс  разрешающим сигналом считывани  из регистра 6 начальных значений начального значени  интеграла и подачи его на входы всех сумматоров 24-26. Этот же сигнал распределител  через элемент ИЛИ 13 и элемент И 16 устанавливает распределитель 5 в следующее состо ние. Очередной сигнал распределител   вл етс  разрешающим сигналом дл  считывани  первого столбца матрицы интегрировани  и дл  ввода текущего значени  входной функции с группы вхо- дов 17, Текущее значение функции поступает на первые входы умножителей 27-29, на вторые входы которых подаютс  значени  коэффициентов первого столбца матрицы интегрировани  из элементов 30,33 и 36 пам ти. Выходы умножителей 27-29 соединены соответственно с входами сумматоров 24-26, в которых получаетс  промежуточное значение интеграла, Вс кий раз по окончании умножени  вырабатываетс  сигнал, который переводит распределитель в следующее состо ние, что вызывает подачу на входы умножителей нового текущего значени  входной функции и соответствующего столбца матриа-55 цы интегрировани , -(К+2)-й сигнал траспределител  5 выдает значение ин- -теграла на подынтервале на входы 18-20 сумматоров 24-26 и  вл ет- с  сигналом записи в регистр 6 начапьных значений из сумматора 24 значени  интеграла в последней точке подынтеграла, которое будет начальным значением интеграла на еле- дующем подынтервале. Далее цикл повтор етс . В конце интервала интегрировани  на выходе 18 будет получено значение интеграла на всем интервале ,ю

Выключение устройства происходит через вход 23, который переводит триг-1- гер в нулевое состо ние.

Claims (1)

1. Формула изобретени  15

   Цифровой интегратор, содержащий генератор импульсов, группу умножителей , группу накапливающих сумматоров и первый элемент И, входы которо- 20 го соединены с выходами признаков окончани  операции умножителей группы, отличающийс  тем, что, с целью повышени  точности интегрировани , он содержит триггер, блок 25 пам ти коэффициентов операторов интегрировани , регистр начального значени , распределитель импульсов, второй элемент И, блок элементов И} блок элементов ИЛИ и два элемента ИЛИ ,30 причем выход генератора импульсов соединен с первым входом второго элемента И, выход которого соединен с входом распределител  импульсов, группа выходов которого соединена с 35 адресными входами блока пам ти коэффициентов операторов интегрировани  и входами первого элемента ИЛИ, выход которого соединен с управл ющим вхо- дом блока элементов И, информационные 40 входы которого соединены с информационными входами интегратора, а выходы - с-входами первых сомножителей умножителей группы, информационные выходы которых соединены с инфор - мационными входами накапливающих сумматоров группы, выходы которых соединены с выходами устройства, входы вторых сомножителей умножителей группы соединены с соответствующими группами выходов блока пам ти коэффициентов операторов интегрировани , входы начальной установки интегратора соеди нены с входами первой группы блока элементов ИЛИ, входы второй группы которого соединены с выходами первого накапливающего сумматора группы, а выходы которого подключены к информационным входам регистра начального значени , выходы которого соединены с входами начального значени  накапливающих сумматоров группы, вход запуска и останова интегратора соединены с входами установки в 1 и О соответственно триггера, выход которого соединен с вторым входом второго элемента И,третий вход которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу первого элемента И, первый выход распределител  импульсов соединен с вторым входом второго элемента ИЛИ, входом чтени  регистра начального значени  и входами разрешени  начальной установки накапливающих сумматоров группы, последний выход распределител  импульсов соединен с третьим входом второго элемента ИЛИ, синхровходами накапливающих сумматоров, группы и регистра началь-f ного значени .