SU1575162A1 - Device for locking over combinations - Google Patents

Device for locking over combinations Download PDF

Info

Publication number
SU1575162A1
SU1575162A1 SU874338809A SU4338809A SU1575162A1 SU 1575162 A1 SU1575162 A1 SU 1575162A1 SU 874338809 A SU874338809 A SU 874338809A SU 4338809 A SU4338809 A SU 4338809A SU 1575162 A1 SU1575162 A1 SU 1575162A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
input
shifter
elements
Prior art date
Application number
SU874338809A
Other languages
Russian (ru)
Inventor
Валентин Михайлович Глушань
Александр Владимирович Пришибской
Original Assignee
Предприятие П/Я А-3565
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3565, Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Предприятие П/Я А-3565
Priority to SU874338809A priority Critical patent/SU1575162A1/en
Application granted granted Critical
Publication of SU1575162A1 publication Critical patent/SU1575162A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  вычислительных устройств, предназначенных дл  автоматизированного конструировани  радиоэлектронной и вычислительной аппаратуры. Цель изобретени  - упрощение устройства. Устройство содержит две группы триггеров, три группы элементов И, три группы элементов ИЛИ, два элемента задержки, сдвигатель кодов, элементы И, ИЛИ. Ввод дополнительной группы элементов ИЛИ позвол ет исключить группу триггеров, группу элементов И, группу элементов РАВНОЗНАЧНОСТЬ и группу мажоритарных элементов. 1 з.п.ф., 2 ил.The invention relates to automation and computing and can be used to build computing devices for the automated design of electronic and computing equipment. The purpose of the invention is to simplify the device. The device contains two groups of triggers, three groups of AND elements, three groups of OR elements, two delay elements, a code shifter, AND, OR elements. Entering an additional group of elements OR allows you to exclude a group of triggers, a group of elements AND, a group of elements UNIVERSAL and a group of majority elements. 1 Cp., 2 ill.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  вычислительных устройств, предназначенных , например, дл  автоматизированного решени  задач конструировани  радиоэлектронной и вычислительной аппаратуры.The invention relates to automation and computing and can be used to build computing devices designed, for example, to automatically solve problems in the design of electronic and computing equipment.

Цель изобретени  - упрощение устройства .The purpose of the invention is to simplify the device.

На фиг. 1 представлена функциональна  схема устройства (п 6)J на фиг. 2 - функциональна  схема сдвига- тел .FIG. 1 is a functional diagram of the device (p. 6) J in FIG. 2 - functional scheme of the shift-tel.

Устройство содержит триггеры 1-12, сдвигатель 13, элементы И 14-17. ИЛИ.19-26, И 27, ИЛИ 28-33, И 34-38, элемент задержки 39, ключ 40, элемент задержки 41, элементы ИЛИ 42, И 43- 48, тактовый вход 49, вход 50 запуска , выход 51 окончани  перебора,The device contains triggers 1-12, the shifter 13, the elements And 14-17. OR 19-26, AND 27, OR 28-33, AND 34-38, delay element 39, key 40, delay element 41, elements OR 42, AND 43 48, clock input 49, start input 50, output 51 of the end busting

информационные выходы 52-57. Сдвигатель 13 состоит из групп 581 элементов И, ИЛИ.information outputs 52-57. The shifter 13 consists of groups of 581 elements AND, OR.

Триггеры 1-6 имеют дополнительный счетчик Т-вход (переключение по положительному перепаду) и асинхронный установочный 32-вход (переключение триггера в состо ние 1 по сигналу О на входе).Triggers 1-6 have an additional counter T-input (switching by a positive differential) and an asynchronous setup 32-input (switching the trigger to state 1 by the signal O on the input).

Устройство работает следующим образом.The device works as follows.

Перед началом работы в триггеры 1-6 заноситс  исходное сочетание, 111000 (дл  сочетаний их п 6 по т 3). Триггеры устанавливаютс  в состо ние О. Пусковой импульс со схода 50 через элемент ИЛИ 42 поступает с С-входы триггеров , разреша  перезапись исходного сочетани  в регистр, образованный триггерами 7-12. Переписанное , сочетание преел i елBefore starting, the initial combination, 111000 (for combinations of their n 6 to m 3), is entered in the triggers 1-6. The triggers are set to the state O. The starting impulse from the descent 50 through the OR element 42 comes from the C inputs of the triggers, allowing the original combination to be overwritten into the register formed by the triggers 7-12. Rewritten, combination preel i ate

о юo you

образуетс  в первый отображающий код, формируемый на инверсных выходах триггеров 7 и 8 и выходах элементов ИЛИ 18-21 по правилу: перва  слева 1 группа единичных разр дов принимает нулевое значение, остальные разр ды - единичное; Дл  исходного сочетани  первое отображение имеет видis formed into the first mapping code formed on the inverse outputs of the flip-flops 7 and 8 and the outputs of the elements OR 18-21 according to the rule: the first left 1 group of unit bits takes a zero value, the remaining bits are one; For the original combination, the first mapping is

111000111,000

000111000111

Разр ды первого отображающего кода используютс  дл  управлени  элементами ИЛИ 22-26, 28, И 27, . Группой элементов ИЛИ реализуетс  второе отображение: число нулевых разр дов (и обща  разр дность кода) уменьшаетс  на единицу. Дл  ис ходного сочетани  второе отображение имеет видThe bits of the first mapping code are used to control the elements OR 22-26, 28, & 27,. A group of OR elements implements the second mapping: the number of zero bits (and the total code width) is reduced by one. For the initial combination, the second mapping is

000111 - 00111000111 - 00111

В сдвигателе 13 группа нулевых разр дов сдвигаетс  влево до по влени  нул  в первом разр де, а бсво- бодившиес  разр ды справа заполн ютс  единицами. Выход (п-1)-го (п того ) разр да не используетс . В исходном сочетании на первом разр дном входе сдвигател  13 - О, поэтому сдвиг не выполн етс . Выходной код 0011 сдвигател  поступает на 52--входы триггеров 1-4, обуславлива  установку триггеров 1, 2 в состо ние 1 и формиру  промежуточное сочетание 111000 (в данном случае совпадающее с исходным)„ По первому сочетанию на выходах элементов И 34-38 формируетс  комбинаци  00011, и первый тактовый импульс с выхода ключа 40 (открытого пусковым импульсов после задержки на элементе 39) поступает на входы элементов ИЛИ 28-33, обуславлива  по вление положительных перепадов на Т-входах триггеров 1 -4 (благодар  нул м на вторых входах элементов ИЛИ 28-31).In the shifter 13, the zero-bit group is shifted to the left until the appearance of zero in the first bit, and the vacated bits on the right are filled with units. The output of the (p-1) -th (p of the) bit is not used. In the initial combination, the first bit of the input of the shifter 13 is O, therefore the shift is not performed. The output code 0011 of the shifter arrives at 52 — inputs of the flip-flops 1–4, causes the flip-flops 1, 2 to be set to state 1 and form an intermediate combination 111000 (in this case coinciding with the initial one). At the first combination, at the outputs of the AND 34-38 elements the combination 00011, and the first clock pulse from the output of the key 40 (open starting pulses after the delay on element 39) is fed to the inputs of the elements OR 28-33, causing the appearance of positive differences at the T inputs of the trigger 1-4 (thanks to zero on the second inputs elements OR 28-31).

При этом триггер 3 переключаетс  из состо ни  1м в состо ние О, а триггер 4 из состо ни  О в состо ние 1м. Т-входы триггеров 1 и 2 блокированы действием нулевых сигналов на 82-входах. В результате формируетс  новое сочетание 110100.In this case, the trigger 3 is switched from the state of 1m to the state O, and the trigger 4 from the state O to the state of 1m. T-inputs of the flip-flops 1 and 2 are blocked by the action of zero signals on the 82-inputs. As a result, a new combination of 110100 is formed.

Тактовый импульс, задержанныйClock pulse delayed

элементом-41, управл ет выдачей оче- реднбго сочетани  на выходы 52-57element 41 controls the issuance of an alternate combination to outputs 52-57

57516245751624

устройства и через- элемент ИЛИ 42 поступает на С-входы триггеров , обеспечива  перезапись сочетани  в триггеры . Длительность тактового импульса должна превышать врем  прохождени  сигналов до выходов эле-, ментов И 34-38 во избежание ложного срабатывани  триггеров 2-6.the device and through the OR element 42 enters the C-inputs of the triggers, ensuring that the combination is rewritten into triggers. The duration of a clock pulse must exceed the time taken to travel to the outputs of the And 34-38 elements to avoid false triggering of the triggers 2-6.

Последним  вл етс  сочетание 000111, нулевой сигнал с выхода элемента ИЛИ 21 поступает на инверсный вход элемента И 7, открыва  его дл  прохождени  тактового импульса на выход 51 окончани  перебора.The last is the combination 000111, the zero signal from the output of the element OR 21 is fed to the inverse input of the element AND 7, opening it to pass a clock pulse to the output 51 of the looper termination.

10ten

5five

00

5five

00

5five

00

5five

00

5five

Ф.о рмула изобретени Ph o rmula of the invention

Claims (2)

1. Устройство дл  перебора сдчета- ний, содержащее две группы триггеров, три группы элементов И, две группы элементов ИЛИ, элемент И, элемент ИЛИ, два элемента задержки, ключ, причем выход 1-го триггера первой группы (i 1,п, где п - число перебираемых элементов) подключен к информационному входу 1-го триггера второй группы и к первому входу 1-го элемента И первой группы, выходы элементов И первой группы  вл ютс  информационными выходами устройства, выход элемента И  вл етс  выходом окончани  перебора устройства, первый вход элемента ИЛИ  вл етс  пусковым входом устройства и через первый элемент задержки, подключен к управл ющему входу ключа, информационный вход ключа  вл етс  тактовым входом устройства , выход ключа через второй элемент задержки подключен к вторым входам элементов И первой группы и к второму входу элемента ИЛИ, выход элемента ИЛИ подключен к входам синхронизации триггеров второй группы , отличающеес  тем, что, с целью упрощени  устройства, оно содержит третью группу элементов ИЛИ и сдвигатель, причем выход ключа подключен к первым входам элементов ИЛИ первой группы и к пр мому входу элемента И, второй вход (j + 1)-го элемента ИЛИ первой группы (,n-1) подключен к выходу j-ro элемента И второй группы, выход 1-го элемента ИЛИ первой группы подключен к счетному входу 1-го триггера первой группы , инверсный выход первого триггера второй группы подключен к второму входу первого элемента ИЛИ первой1. A device for enumeration of calculations, containing two groups of triggers, three groups of elements AND, two groups of elements OR, element AND, element OR, two delay elements, a key, and the output of the 1st trigger of the first group (i 1, n, where n is the number of elements being iterated) is connected to the information input of the 1st trigger of the second group and to the first input of the 1st element AND of the first group, the outputs of the elements AND of the first group are information outputs of the device, the output of the element I is the output of the device brute-force end, the first entry of the OR element is the device start input and through the first delay element connected to the key control input, the key information input is the clock input of the device, the key output via the second delay element connected to the second inputs of the AND elements of the first group and to the second input of the OR element, the output of the OR element to the synchronization inputs of triggers of the second group, characterized in that, in order to simplify the device, it contains a third group of OR elements and a shifter, the key output being connected to the first inputs of the OR elements of the first group and to the direct input of the element And, the second input of the (j + 1) -th element OR of the first group (, n-1) is connected to the output of the j-ro element AND of the second group, the output of the 1st element OR of the first group is connected to the counting the input of the 1st trigger of the first group, the inverse output of the first trigger of the second group is connected to the second input of the first element OR the first группы и к первым входам первого элемента И второй группы и первого элемента ИЛИ второй группы, инверсный выход второго триггера второй группы подключен к вторым входам первого элемента И второй группы и первого элемента ИЛИ второй группы и к первым входам второго элемента И второй группы и второго элемента ИЛИ второй группы, пр мой выход k-ro (k 1,n-2) и инверсный выход (k+1)- го триггеров второй группы подключен к входам k-ro элемента И третьей группы, инверсный выход (k+2)-ro триггера второй группы подключен к „первому входу k-ro элемента ИЛИ третьей группы, выход k-ro элемента И третьей группы подключен к (k+1)-M входам с k-ro по (п-2)-й элементов ИЛИ третьей группы, выход 1-го (1 1,п-3) элемента ИЛИ третьей группы подключен к первым входам (1+2)-го элемента И второй группы и (1+2)-го элемента ИЛИ второй группы, выход k-ro элемента ИЛИ третьей группы подключен ко вторым входам (k+l)-ro элемента И второй группы и (k+1)-ro элемента ИЛИ второй группы, выход (п-2)-го элемента ИЛИ третьей группы подключен к инверсному, входу элемента И, выход j-ro элемента ИЛИ второй группы подключен к j-му входу сдвигател , k-й выход сдвигател groups and to the first inputs of the first element AND the second group and the first element OR of the second group, the inverse output of the second trigger of the second group is connected to the second inputs of the first element AND the second group and the first element OR the second group and to the first inputs of the second element AND the second group and the second element OR of the second group, direct output k-ro (k 1, n-2) and inverse output (k + 1) of the second trigger of the second group are connected to the inputs of the k-ro element AND of the third group, inverse output (k + 2) - ro trigger of the second group is connected to the “first input of the k-ro element OR the third groups, output of the k-ro element AND the third group is connected to (k + 1) -M inputs from the k-ro through (n-2) -th element OR of the third group, output of the 1st (1 1, p-3) element OR of the third group is connected to the first inputs of the (1 + 2) -th element AND the second group and (1 + 2) -th element OR of the second group, the output of the k-ro element OR the third group is connected to the second inputs (k + l) -ro an element of the second group and (k + 1) -ro element OR of the second group, the output of the (n-2) -th element OR of the third group is connected to the inverse, the input of the AND element, the output of the j-ro element OR of the second group is connected to the j-th the input of the shifter, the k-th output shift l 5162651626 подключен к установочному входу k-ro. триггера первой группы.connected to the k-ro setup input. trigger the first group. 2. Устройство по п. отличающеес  тем, что сдвигатель содержит п-2 групп элементов И и п-2 групп элементов ИЛИ, причем первые входы первого элемента И k-й группы и всех элементов ИЛИ k-й группы в сдвигателе подключены к (k+l)-My входу сдвигател , вторые входы элементов И, ИЛИ первых групп в сдвигателе подключены к первому входу сдвигател , выход m-ro (m 1,1) элемента ИЛИ 1-й группы в сдвигателе подключен к второму входу (ш+1)-го элемента ИЛИ (1+1)-й группы в сдвигателе, выход т-го элемента ИЛИ (1+1 )-й группы в сдвигателе под1- ключей к первому входу (т+1)-го элемента И (1+1)-й группы в сдвигателе, выход т-го элемента И 1-й группы в сдвигателе подключен к второму вхо- 5 ДУ rn-го элемента И (1+1)-й группы в сдвигателе, выход 1-го элемента ИЛИ 1-й группы в сдвигателе подключен к второму входу (1 + 1)-го элемента И (1+1)-и группы в сдвигателе, выход k-ro элемента И (п-2)-и группы в сдвигателе  вл етс  k-м выходом сдвигател , выход (п-2)-го элемента ИЛИ (п-2)-и группы в сдвигателе  вл етс  (п-1)-м выходом сдвигател .2. The device according to claim. Wherein the shifter contains p-2 groups of elements AND and p-2 groups of elements OR, the first inputs of the first element AND of the k-th group and all elements OR of the k-th group in the shifter are connected to (k + l) -My to the input of the shifter, the second inputs of the AND, OR elements of the first groups in the shifter are connected to the first input of the shifter, the output m-ro (m 1,1) of the element OR the 1st group in the shifter is connected to the second input (w + 1 ) -th element OR (1 + 1) -th group in the shifter, the output of the t-th element OR (1 + 1) -th group in the shifter pod1 keys to the first input of the (t + 1) -th element And the (1 + 1) -th group in the shifter, the output of the t-th element AND the 1st group in the shifter is connected to the second input of the 5 remote control of the rn-th element AND (1 + 1) -th group in the shifter, output 1- of the first element OR of the 1st group in the shifter is connected to the second input of the (1 + 1) -th element of the AND (1 + 1) -and group in the shifter, the output of the k-ro element of the AND (n-2) -and group in the shifter is The k-th output of the shifter, the output of the (p-2) -th element of the OR (p-2) -and group in the shifter is the (p-1) -th output of the shifter. 5five 00   фиг. 2FIG. 2 Редактор И.Сегл иикEditor I. Segl iik Составитель В.БайковCompiled by V. Baikov Техред М.Ходанич Корректор М.Кучер ва Tehred M. Khodanich Proofreader M. Kucher va Заказ Order Тираж 569Circulation 569 ВНИИГШ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5VNIIGSH of the State Committee for Inventions and Discoveries at the State Committee on Science and Technology of the USSR 4/5, Moscow, Zh-35, Raushsk nab. 113035 - ««W «.«« 1M.. - - « н -.- - -- .««.«..      - "" W "." "1M .. - -" n -.- - -. "". ".. Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101Production and Publishing Combine Patent, Uzhgorod, st. Gagarin, 101 ПодписноеSubscription
SU874338809A 1987-12-08 1987-12-08 Device for locking over combinations SU1575162A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874338809A SU1575162A1 (en) 1987-12-08 1987-12-08 Device for locking over combinations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874338809A SU1575162A1 (en) 1987-12-08 1987-12-08 Device for locking over combinations

Publications (1)

Publication Number Publication Date
SU1575162A1 true SU1575162A1 (en) 1990-06-30

Family

ID=21340379

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874338809A SU1575162A1 (en) 1987-12-08 1987-12-08 Device for locking over combinations

Country Status (1)

Country Link
SU (1) SU1575162A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1370655, кл. G 06 F 15/20, 1986. Авторское свидетельство СССР N 1397934, кл. G-06 F 15/20, 1986. *

Similar Documents

Publication Publication Date Title
AU6392686A (en) Digital intergrated circuit
SU1575162A1 (en) Device for locking over combinations
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
SU1307587A1 (en) Frequency divider with variable countdown
SU1103352A1 (en) Device for generating pulse trains
SU1167730A1 (en) Pulse counter-multiplier
SU1264337A1 (en) Counting device with check
SU1476473A1 (en) Test stimulus generator
SU301849A1 (en)
SU563732A1 (en) Time switching device
SU525948A1 (en) Device for sorting combinations
SU1653154A1 (en) Frequency divider
SU1076950A1 (en) Shift register
SU1022149A2 (en) Device for comparing numbers
SU1651293A1 (en) Digital data link simulator
SU1714802A1 (en) Distributor
SU834691A1 (en) Information input device
SU840850A1 (en) Pneumatic pulse counter
RU1791833C (en) Device for isolation of elements of images of mobile objects
SU1179325A1 (en) Random number sequence generator
SU1387182A1 (en) Programmed multichannel timer
SU1013959A1 (en) Device for determination of data party
SU762142A1 (en) Pulse train shaper
SU1511851A1 (en) Device for synchronizing pulses
SU1264321A1 (en) Device for checking pulse sequence