SU1552176A1 - Device for subtraction of decimal numbers - Google Patents
Device for subtraction of decimal numbers Download PDFInfo
- Publication number
- SU1552176A1 SU1552176A1 SU884468635A SU4468635A SU1552176A1 SU 1552176 A1 SU1552176 A1 SU 1552176A1 SU 884468635 A SU884468635 A SU 884468635A SU 4468635 A SU4468635 A SU 4468635A SU 1552176 A1 SU1552176 A1 SU 1552176A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- outputs
- bit
- bits
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной и измерительной технике и может использоватьс дл построени арифметических и модернизации измерительных цифровых устройств. Цель изобретени - упрощение устройства. Устройство содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1, 2, двоичные сумматора 3, 4 и триггер 7. 1 ил.The invention relates to computing and measuring technology and can be used to build arithmetic and modernize measuring digital devices. The purpose of the invention is to simplify the device. The device contains the elements EXCLUSIVE OR 1, 2, binary adders 3, 4 and trigger 7. 1 Il.
Description
ел ел toate to
CfcCfc
3Ч3H
Изобретение относитс к вычислительной и измерительной технике и может использоватьс дл построени арифметических и модернизации измерительных цифровых устройств.The invention relates to computing and measuring technology and can be used to build arithmetic and modernize measuring digital devices.
Цель изобретени - упрощение устройства .The purpose of the invention is to simplify the device.
На чертеже представлена принципиальна схема устройства.The drawing shows a schematic diagram of the device.
Устройство-содержит в каждом разр де элементы ИСКЛЮЧАЙТЕ ИЛИ 1 и 2 первой и второй групп, первый двоичный сумматор 3, второй двоичный сумматор А, выходы 5 двоично-дес тич- ногс кода разности, выходы 6 переноса , триггер 7, выход 8 знака.The device contains, in each bit, the elements EXCLUDE OR 1 and 2 of the first and second groups, the first binary adder 3, the second binary adder A, the outputs 5 of the binary-decimal value of the difference code, the outputs of transfer 6, the trigger 7, the output 8 characters.
10ten
Устройство образом.Device way.
работает следующимworks as follows
9 исходном состо нии триггер 7 спрошен и на его выходах устанавливаютс уровни сигнала Q О, Q 1,9 of the initial state, trigger 7 is requested and the signal levels of Q O, Q 1 are set at its outputs,
55217645521764
при этом элементы ИСКЛОЧАВДЕЕ ИЛИ 2 инвертируют операнд вычитаемого N,, и сумматор 3 работает в режиме вычи- тател двоичного кода. Результат разности трем старшими разр дами S2, S3, S поступает на входы трех младших разр дов первого слагаемого сумматора k, а самый младший разр д S1 вл етс младшим разр дом (2е) результата. Сумматор корректирует код таким образом, что в зависимости от сигнала переноса с сумматора 3 на его входах второго слагаемого устаJ5 навливаетс либо число 15, либоat the same time, the elements EXCLUSIVE OR 2 invert the operand of the subtracted N ,, and the adder 3 operates in the detractor mode of the binary code. The result of the difference of the three most significant bits S2, S3, S is fed to the inputs of the three lower bits of the first term of the adder k, and the least significant bit S1 is the lowest bit (2e) of the result. The adder corrects the code so that, depending on the transfer signal from the adder 3, either the number 15 or
число 12, которое суммируетс с первым слагаемым, скорректированным также по старшему разр ду, и на выходах трех младших разр дов сумматораthe number 12, which is summed with the first term, corrected also by the higher bit, and at the outputs of the three lower digits of the adder
2Q k образуетс двоично-дес тичный код (24, , 23), а самый старший разр д Sk вл етс сигналом переноса дл промежуточных вычислений или сигналом формировани знака разности через2Q k is a binary-decimal code (24,, 23), and the most significant bit Sk is a carry signal for intermediate calculations or a sign to form the difference sign via
25 триггер 7.25 trigger 7.
Пример.Example.
1) 83-59 21 дес. 00101) 83-59 21 dess. 0010
(2)(2)
0100 ре.дес.0100 rep.des.
00
2) 59 - 83 «-2k2) 59 - 83 "-2k
ВключениеTurning on
триггераtrigger
В этом случае сигнал Sk 0 вклю- сумматора вл етс выходом младшего чает триггер 7, который через элемен- разр да двоично-дес тичного кода раз- ты ИСКЛЮЧАЮЩЕЕ ИЛИ 1 инвертирует чис- 30 ности устройства, выходы трех стар- ло Nz и разность становитс равной ших разр дов соединены с входамиIn this case, the signal Sk 0 on the combiner is the output of the younger one on trigger 7, which, through the binary-decimal code bit, breaks the EXCLUSIVE OR 1 inverts the device numbers, the outputs of the three start Nz and the difference becomes equal to their bits are connected to the inputs
сигнал Q О триггера указыва- трех младших разр дов первого слагае 2V , а ет знакthe signal Q O of the trigger is indicated by the three least significant bits of the first term of 2V, and the sign
-2.-2
мого второго сумматора, а выход переноса соединен с входами старшегоsecond adder, and the transfer output is connected to the inputs of the higher
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884468635A SU1552176A1 (en) | 1988-05-13 | 1988-05-13 | Device for subtraction of decimal numbers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884468635A SU1552176A1 (en) | 1988-05-13 | 1988-05-13 | Device for subtraction of decimal numbers |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1552176A1 true SU1552176A1 (en) | 1990-03-23 |
Family
ID=21393231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884468635A SU1552176A1 (en) | 1988-05-13 | 1988-05-13 | Device for subtraction of decimal numbers |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1552176A1 (en) |
-
1988
- 1988-05-13 SU SU884468635A patent/SU1552176A1/en active
Non-Patent Citations (1)
Title |
---|
Electronics, 1972, № 4, с. . Авторское свидетельство СССР № 1262478, кл. G Об F 7/50, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4631696A (en) | Fixed-point data/floating-point data converting apparatus | |
FI862883A0 (en) | KRETS FOER KOMPLEMENTERING AV BINAERA TAL. | |
SU1552176A1 (en) | Device for subtraction of decimal numbers | |
JP2511527B2 (en) | Floating point arithmetic unit | |
GB898806A (en) | Multiplication system | |
SU842796A1 (en) | Device for computing fractional rational function | |
SU1339550A1 (en) | Device for rounding off sum and difference of binary-coded numbers with floating point | |
SU1273918A1 (en) | Adding-subtracting device | |
US4094138A (en) | Electronic chronograph | |
SU807276A1 (en) | Adding device | |
US3486015A (en) | High speed digital arithmetic unit with radix correction | |
SU822181A1 (en) | Device for multiplying numbers in complementary codes | |
SU767758A1 (en) | Digital number limiter | |
JPS623330A (en) | Adder | |
SU824203A1 (en) | Device for adding n-digit decimal numbers | |
SU669353A1 (en) | Arithmetic device | |
SU1361542A1 (en) | Device for rounding off sum and difference of binary-coded numbers with floating point | |
SU798799A1 (en) | Decimal-to-inverse code converter | |
SU1658147A1 (en) | Multiplier | |
SU1481743A1 (en) | Floating-point adder-substractor | |
SU1462297A1 (en) | Matrix division device | |
SU817706A1 (en) | Device for dividing numbers without restoring remainder | |
SU788107A1 (en) | Number adding device | |
SU1223224A1 (en) | Device for dividing n-digit numbers | |
SU1361543A1 (en) | Device for rounding off sum and difference of binary-coded numbers with floating point |