SU1545328A1 - Динамический шифратор позиционного кода - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  дл  преобразовани  кода в вычислительных устройствах и системах передачи данных. Шифратор осуществл ет промежуточное запоминание информации в буферном блоке 5 регистров, что снижает потери информации и увеличивает информативность шифратора, когда скорость работы оператора на клавиатуре превысит скорость работы внешнего устройства. Шифратор содержит блок 1 ввода информации /клавиатуру/, мультиплексор 2, счетчик 3 импульсов, генератор 4 тактовых импульсов , блок 5 регистров 6 сдвига, блок 7 управлени  записью, элементы ИЛИ 8, 9, формирователь 10 импульсов, элементы 11, 15, 17, 18 И, элемент НЕ 12, реверсивный счетчик 13 импульсов, блок 14 управлени  сдвигом, триггер 16 и элемент ИЛИ-НЕ 19. 1 ил.

Description

(21)4429315/24-24

(22)20.05.88

(46) 23.02.90. FWJI. 7 (72) В.С.Извоко.п, И.М.Сакин и Б.А.Пр хин

(53)621 .394.67(088.8)

(56)Авторское свидетельство (TCP № 875625, кл. Н 03 И 7/22,19йО.

Авторское свидетельство СССР N 877594, кл. G 08 С 15/06, 1980,

(54)ДИНАМИЧЕСКИЙ ШИФРАТОР ПОЗИЩЮН- НОГО КОДА

(57)Изобретение относитс  к вычисли- тельнрй технике и может использоватьс  дл  преобразовани  кода в вычислительных устройствах и системах передачи данных. Шифратор осуществл CP .

0,

ЩЮН-

числи- ьзов вытемах ествл И

ет промежуточное запоминание информации в буферном блоке регистров, что снижает потерн информации и увеличивает информативность шифратора, когда скорость работы оператора на клавиатуре превысит скорость работы внешнего устройства. Шифратор содержит блок 1 ввода информации (клавиатуру ), мучьтиплексор 2, счетчик 3 импульсов, генератор 4 тактовых им- пульсов, блок 5 регистров 6 сдвига, блок 7 управлени  записью, элементы ИЛИ 8, 9. формирователь 10 импульсов, тшменты И 11, 15, 17, 18, элемент НЕ 12, реверсивный счетчик 13 импульсов , блок 14 управлени  сдвигом, триггер 16 и элемент ИЛИ-НЕ 19. 1 ил.

i

IB

i

. -.

U .1.r-u

СП 4 СЛ

00

to

00

Изобретение относитс  к вычислительной технике и может использоватьс  дл  преобразовани  кода в вычислительных устройствах и системах передачи данных.

Целью изобретени   вл етс  увеличение информативности шифратора.

На чертеже представлена функциональна  схема шифратора.

Шифратор содержит блок 1 ввода информации (клавиатуру), мультиплексор 2, счетчик 3 импульсов, генератор 4 тактовых импульсов, блок 5 регистров 6.1-б.п сдвига, блок 7 управлени  за- писью, выполненный на первом 8 и втором 9 элементах ИЛИ, формирователе 10 импульсов, первом элементе И 11, элементе НЕ 12 и реверсивном счетчике 13 импульсов, и блок 14 управлени  сдвигом, выполненный на втором элементе И 15, триггере 16, третьем 17 и четвертом 18 элементах И и элементе ИЛИ-НЕ 19.

Шифратор работает следующим обра- зом.

В исходном состо нии на установочный вход шифратора поступает импульс, обнул ющий реверсивный счетчик 13 и устанавливающий триггер 16 в нулевое состо ние.

Работа шифратора осуществл етс  в режимах записи и считывани  информации .

Запись информации происходит еле- дующим образом. Под действием тактовых импульсов, подаваемых от генератора 4, счетчик 3 перебирает все возможные двоичные комбинации, которые подаютс  на адресные входы муль- типлексора 2 и информационные входы первого регистра 6.1. Когда на выходах счетчика 3 по вл етс  двоичный код, соответствующий нажатой клавише на клавиатуре 1, на выходе мультиплек- сора 2 вырабатываетс  импульс, который , проход  последовательно элемент И 11 и элемент ИЛИ 8. передним фронтом разрешает перезапись информации .в блоке 5 из первого регистра 6.1 во второй регистр 6.2 из второго в третий и т.д. до предпоследнего регистра 6.п-1.Ио заднему фронту этого импульса формирователь 10 вырабатывает стробирующий сигнал, который, про- ход  через элемент ИЛИ Ч, разрешает запись в первый регистр 6.1 следующей информации: в первый разр д - 1 (признак кодовой комбинации), в дру

0

5 0

5

jj о д5

0

гие разр ды - двоичный код с выхода счетчика 3. Одновременно с этим код реверсивного счетчика 13 увеличиваетс  на единицу.

По окончании записи первой кодовой комбинации очередным тактовым импульсом , поступающим с выхода генератора 4 через элемент И 17, элемент ИЛИ-НЕ 19 и элементы ИЛИ 8 и 9 на управл ющие входы регистров 6.1-б.п блока

5,начинаетс  процесс перезаписи кодовой комбинации, и с каждым очередным тактовым импульсом от генератора 4 происходит перезапись информации из предыдущего в последующий регистры

6.Разрешением на прохождение тактовых импульсов через элемент И 17  вл етс  наличие 1 на инверсном выходе триггера 16. С по влением на выходе последнего регистра б.п признака кодовой комбинации на пр мом выходе триггера 16 устанавливаетс  единичный сигнал, а на инверсном - нулевой. Тем самым снимаетс  разрешение на прохождение тактовых импульсов через элемент И 17. На этом процесс автоматической перезаписи информации в блоке 5 заканчиваетс .

Процесс считывани  информации начинаетс  с выдачи во внешн€-е устройство с пр мого выхода триггера 16 сигнала Готовность выдачи. В ответ внешнее устройство, если оно готово прин ть информацию, выдает сигнал Считывание, поступающий на

вход элемента И 18.Передним фронтом этого сигнала внешнее устройство производит перепись информации с выходов последнего регистра б.пн свой приемный регистр. По заднему фронту сигнала Считывание производитс  перепись информации в блоке 5, начина  с первого регистра 6.1 в сторону последнего регистра б.п дл  освобождени  первого регистра 6.1. При этом сигнал проходит через элемент И 18, элемент ИЛИ-НЕ 19, элементы ИЛИ 8 и 9. На врем  поступлени  сигнала Считывание запись в блок 5 регистров новой кодовой комбинации запрещаетс  подачей логического нул  с выхода элемента НЕ 12 на вход элемента И 11. По окончании считывани  кодовой комбинации по внешнее устройстио код реверсивного счетчика 13 уменьшаетс  на единицу. В блоке 5 освобождаютс  регистры 6 дл  занесени  в них новом информации.

Если скорость работы оператора на клавиатуре 1 меньше скорости считывани  внешнего устройства, то освобождаютс  все регистры 6. В тех случа х, когда скорость работы на клавиатуре 1 выше скорости считывани  внешнего устройства, запись информации в блок 5 осуществл етс  в следующей последовательности:

при первом нажатии на клавишу перва  кодова  комбинаци  записываетс  в последний регистр б.п,

при втором нажатии на клавиатуру 1 перва  кодова  комбинаци  остаетс  в регистре б.п, а втора  кодова  комбинаци  заноситс  в первый регистр

6.i;

при третьем нажатии на клавишу перва  кодова  комбинаци  остаетс  в последнем регистре б.п, втора  переписываетс  из первого регистра 6.1 во второй регистр 6.2, треть  кодова  комбинаци  заноситс  в первый регистр 6.1 и т.д.

Если в процессе записи кодовых комбинаций приходит из внесшего устройства сигнал Считывание, то с последнего регистра б.п во внешнее устройство переписываетс  перва  кодова  комбинаци  согласно процессу считывани , описанному выше.

По окончании считывани  в последний регистр б.п автоматически записываетс  втора  кодова  комбинаци . Треть  кодова  комбинаци  в это вре - м  заноситс  в последний регистр б.п- - 1. При этом свободными остаютс  регистры 6.1, 6.2, ..., б.п-2.

Таким образом, запись и считывание информации в блоке 5 производитс  независимо друг от друга. Подбира  необходимое количество регистров 6, можно согласовать скорость работы оператора на клавиатуре 1 со скоростью работы внешнего устройства, т.е. блок 5 регистров выполн ет функции буферного блока пам ти в тех случа х, когда скорость работы оператора на клавиатуре 1 превышает скорость работы внешнего устройства.

Реверсивный счетчик 13 служит дл  подсчета числа кодовых комбинаций, занесенных в блок 5. Емкость реверсивного счетчика 13 равна п,где п - число регистров 6. При нажатии клавиши на клавиатуре 1 счетчик работает на сложение, а при считывании информации во внешнее устройство - на

0

5

0

5

0

5

0

5

0

5

вычитание. Если все регистра 6 йены, на выходе реверсивного с-ь тчи-- ка 13 формируетс  логический н.ль. В этом случае блокируетс  клавг.иурч 1.

Таким образом, промежуток ое заполнение информации в буферном блоке 5 регистров снижает потери информации и повышает информативность тгиф- ратора.

Claims (1)

1. Формула изобретени 

   Динамический шифратор позицн JHIIC™ го кода, содержагчнй генератор та- то- вьгх импуньсов, выход которого соединен с тактовым входом мультиглексо-- ра и входом счетчика, ВРГХО/ Ы счеччи- ка соединены с одноименными адресно ми входами мультиплексора, блок ььо- да инфрмации, выходы чи7орог - соединены с одноименными информационными входами мультиплексора, нлементы И, формирователь импульсов н элемент НЕ, выход которого соединен с первым входом первого элемента { отличающийс  тем, что, с цалью увеличени  информативности шифратора, в него введены элеменгы ИЛИ, реверсивный счетчик, триггер, элемент ЯЛИ-HF и блок регистров, первые информационные входы которого подключены к i дно- именным выходам счетчика, нтход мультиплексора соединен с вторым мнфор - мационным входом блока рпистрот, вторым входом первого элементе П и суммируюгщм входом реверсивного счег- чика, выход которого соединен с им входом первого племен а П. выхог. которого соединен непосредственно г первым пходом первого элемента ИЛИ ;i через формирователь импульсов с первым входом второго элемента ИЛИ, выходы второгс и первого элементов ИЛИ соединены соответственно с первьгм и вторыми управл юпр ми входами регистров, первые выходы которого  вл ютс  информационными выходами шифратора, второй выход блока регистров соединен с первым входом ьтор. i о элемента И, второй вход которого объединен с установочным входим реверсивного счетчика и  вл етс  установочным входом шифратора, выход второго элемента И соединен с информационным входом триггера, тактовый вход которого объединен с первым нходом третьего элемента И и подключен к выходу генератора тактовых имп п,7 15453288

   сов, инверсный выход триггера соедн-та НЕ и  вл етс  управг юпхим входом

   нен с вторым входом третьего элемен-шифратора, выходы третьего и четверта И, пр мой выход триггера соединентого элементов И соединены соответстс первым входом четвертого элемента И,. венно с первым и вторым входами элеи  вл етс  управл ющим выходом шифра-мента ИЛИ-НЕ, выход которого соединен

   тора, второй вход четвертого элемен-с вторыми входами первого, второго

   та И объединен с вычитаюцим входомэлементов ИЛИ и с третьим управл юреверсивного счетчика, входом элемен-пщм входом блока регистров.