SU1532992A2 - Amplitude detector - Google Patents
Amplitude detector Download PDFInfo
- Publication number
- SU1532992A2 SU1532992A2 SU874317302A SU4317302A SU1532992A2 SU 1532992 A2 SU1532992 A2 SU 1532992A2 SU 874317302 A SU874317302 A SU 874317302A SU 4317302 A SU4317302 A SU 4317302A SU 1532992 A2 SU1532992 A2 SU 1532992A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- keys
- output
- additional
- amplitude detector
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Изобретение относитс к радиотехнике. Цель изобретени - повышение надежности и устойчивости работы. Амплитудный детектор содержит ключи 1 и 5, компараторы 2 и 6, фильтр 3 нижних частот, инверторы 4, 8 и 9, сумматор 7, сумматор 10 под модулю два и коммутатор 11. Входное напр жение положительной и отрицательной пол рностей проходит на сумматор 7 соответственно через ключи 1 и 5. Замыкание ключей 1 и 5 осуществл етс при подаче на их управл ющие входы напр жени сигнала логического "нул ", а размыкание - при подаче логической "единицы". Цель достигаетс за счет того, что сигналы, поступающие на управл ющие входы ключей 1 и 5, всегда будут противофазны, что исключает возможность нахождени их в разомкнутом состо нии одновременно. При этом на выходе сумматора 7 формируютс импульсы входного напр жени одной пол рности, которые затем сглаживаютс фильтром 3. 1 ил.The invention relates to radio engineering. The purpose of the invention is to increase the reliability and stability of operation. The amplitude detector contains keys 1 and 5, comparators 2 and 6, low pass filter 3, inverters 4, 8 and 9, adder 7, adder 10 under module two, and switch 11. The input voltage of positive and negative polarities passes to adder 7, respectively via keys 1 and 5. The closure of keys 1 and 5 occurs when the voltage of a logical "zero" signal is applied to their control inputs, and the disconnection is applied when a logical "one" is applied. The goal is achieved due to the fact that the signals arriving at the control inputs of keys 1 and 5 will always be antiphase, which eliminates the possibility of their being in the open state at the same time. In this case, at the output of the adder 7, pulses of the input voltage of one polarity are formed, which are then smoothed by filter 3. 1 sludge.
Description
елate
0000
гоgo
соwith
8eight
NN
Изобретение относитс к радиотехнике , может быть использовано в радиоприемниках и электроизмерительных устройствах и вл етс усовершенство ва;нием известного устройства по основному авт.св.1, № 1228213.The invention relates to radio engineering, can be used in radio receivers and electrical measuring devices and is an improvement of the known device according to the main auth.1, no. 1228213.
Цель изобретени - повышение надежности и устойчивости работы.The purpose of the invention is to increase the reliability and stability of operation.
На чертеже приведена структурна схема амплитудного детектора.The drawing shows a structural diagram of the amplitude detector.
Амплитудный детектор содержит ос- нсвной ключ 1, основной компаратор 2, фильтр 3 нижних частот, первый инвертор 4, дополнительный ключ 5, дополнительный компаратор 6, сумматор 7, второй 8 и третий 9 инверторы сумматор 10 по модулю два и коммутатор 11 .The amplitude detector contains the main key 1, the main comparator 2, the low-pass filter 3, the first inverter 4, the additional key 5, the additional comparator 6, the adder 7, the second 8 and the third 9 inverters modulo two and the switch 11.
Амплитудный детектор работает сле д |ющим образом.The amplitude detector works as follows.
Входное напр жение положительной пол рности проходит на первый вход сумматора 7 через о овной ключ 1, а напр жение отрицательной пол рности через первый инвертор 4 и дополнительный ключ 5 - . второй вход суматора 7. Такой режим работы обеспе- чиваетс соответствующими управл емыми сигналами, подаваемыми на управл ющие входы основного 1 и дополнительного 5 ключей. Замыкание указанн ключей осуществл етс при подаче на их управл ющие входы напр жени сиг- н|ша лог. О, а размыкание - при по дЈче лог. 1.The input voltage of the positive polarity passes to the first input of the adder 7 through the power key 1, and the voltage of the negative polarity through the first inverter 4 and the additional key 5 -. the second input of the combinator 7. This mode of operation is provided by the corresponding control signals supplied to the control inputs of the main 1 and additional 5 keys. The closure of the specified keys is carried out when a voltage signal is applied to their control inputs. Oh, and disconnection - for more log. one.
Если при отрицательном входном напр жении замкнут дополнительный ключ 5 и разомкнут основной ключ 1, а входное напр жение затем переходит через нулевое значение, станов сь по ложительным, на выходе дополнительного ключа 5 по вл етс отрицательное напр жение, перевод щее основной компаратор 2 в нулевое состо ние. При этом основной ключ 1 замыкаетс Дополнительный компаратор 6 одновременно с этим переводитс в единично по выходу состо ние. Это единичное напр жение поступает на первый вхо коммутатора 11 и проходит на его выход , вызыва размыкание ключа 5, если на управл ющий вход коммутатора 11 с выхода третьего инвертора 9 поIf, at a negative input voltage, the additional key 5 is closed and the main key 1 is open, and the input voltage then passes through a zero value, becoming positive, then the output of the additional key 5 causes a negative voltage that converts the main comparator 2 to zero. condition. In this case, the main key 1 closes the Additional comparator 6 at the same time is transferred to the output state one at a time. This unit voltage goes to the first input of the switch 11 and passes to its output, causing the switch 5 to open, if the control input of the switch 11 from the output of the third inverter 9 to
00
5five
00
5five
3535
40 щ и 40 u and
ступает лог. О. Последнее обсто тельство имеет место лишь в том случае , если выходные сигналы основного 2 и дополнительного 6 компараторов не совпадают. Например, в случае совпадени выходных сигналов основного 2 и дополнительного 6 компараторов , что может иметь место при нулевом значении входного сигнала или при включении питани , напр жение сигнала на выходе сумматора 10 по модулю два равно лог. О, а следовательно , сигнал на выходе третьего инвертора 9 равен лог. 1. При несовпадении сигналов с выходов основ- глшл 2 и дополнительного 6 компараторов выходной сигнал сумматора 10 по модулю два равен лог. 1 и, соответственно , лог. О на выходе третьего инвертора 9.steps log. A. The last circumstance takes place only if the output signals of the main 2 and additional 6 comparators do not coincide. For example, in the case of coincidence of the output signals of the main 2 and additional 6 comparators, which can occur when the input signal is zero or when the power is turned on, the signal voltage at the output of the adder 10 modulo two is equal to the log. Oh, and therefore, the signal at the output of the third inverter 9 is equal to the log. 1. If the signals do not match from the outputs of the main section, chapter 2 and the additional 6 comparators, the output signal of the modulo 10 modulo two equals the log. 1 and, accordingly, the log. About at the output of the third inverter 9.
Таким образом, сигналы, поступающие на управл ющие входы основного 1 и дополнительного 5 ключей, будут всегда противофазны, что исключает возможность нахождени их в разомкнутом состо нии одновременно.Thus, the signals arriving at the control inputs of the main 1 and additional 5 keys will always be antiphase, which eliminates the possibility of their being in the open state at the same time.
Аналогично протекают процессы формировани сигналов управлени при смене пол рности входного сигнала на противоположную.Similarly, the processes of forming control signals proceed when the input signal is reversed to the opposite.
На выходе сумматора 7 при этом формируютс импульсы входного напр жени одной пол рности, которые затем сглаживаютс фильтром 3 нижнихAt the output of the adder 7, the pulses of the input voltage of one polarity are formed, which are then smoothed by the filter 3 of the lower
частот.frequencies.
tt
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874317302A SU1532992A2 (en) | 1987-09-08 | 1987-09-08 | Amplitude detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874317302A SU1532992A2 (en) | 1987-09-08 | 1987-09-08 | Amplitude detector |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1228213A Addition SU339899A1 (en) | COMPARE ELEMENT FOR AUTOMATIC REGULATOR TECHNOLOGICAL PARAMETER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1532992A2 true SU1532992A2 (en) | 1989-12-30 |
Family
ID=21332083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874317302A SU1532992A2 (en) | 1987-09-08 | 1987-09-08 | Amplitude detector |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1532992A2 (en) |
-
1987
- 1987-09-08 SU SU874317302A patent/SU1532992A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1228213, кл. Н 03 D 1/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1061469A (en) | Signal correlator | |
US4961039A (en) | Moving object detecting device | |
SU1532992A2 (en) | Amplitude detector | |
US3987427A (en) | Doppler detection device with phase shift means to inhibit false alarms | |
GB1475532A (en) | Phase discrimination circuits | |
SU1707681A2 (en) | Ac relay | |
SU1741256A1 (en) | Device for automatic sensitivity control of receiver | |
SU576671A1 (en) | Device for phase starting by recurrent sequencies | |
SU376752A1 (en) | RELAY NEXT SYSTEM | |
SU1064448A1 (en) | Comparator | |
SU530422A1 (en) | Phase discriminator | |
SU1483253A1 (en) | Device for shaping pulse of origin in movement meters | |
SU1337811A1 (en) | Phase difference-to-voltage converter | |
SU1228213A1 (en) | Amplitude disctriminator | |
SU849511A1 (en) | Optronic device for transmitting and receiving pulse signals | |
SU1490519A1 (en) | Device for checking disbalance vector | |
SU531300A1 (en) | Device for demodulating phase shift keying signals | |
SU703920A1 (en) | Device for receiving address call | |
SU1290256A1 (en) | Maximum selector | |
SU949796A1 (en) | Pulse-phase detector | |
SU1141499A1 (en) | Device for comparing phases | |
RU1823147C (en) | Phase-modulated signal detector | |
SU790061A1 (en) | Device for comparing phases of two electric values | |
SU1112311A1 (en) | Sine signal phase inverter | |
SU754314A1 (en) | Phase detector |