SU531300A1 - Device for demodulating phase shift keying signals - Google Patents
Device for demodulating phase shift keying signalsInfo
- Publication number
- SU531300A1 SU531300A1 SU2114028A SU2114028A SU531300A1 SU 531300 A1 SU531300 A1 SU 531300A1 SU 2114028 A SU2114028 A SU 2114028A SU 2114028 A SU2114028 A SU 2114028A SU 531300 A1 SU531300 A1 SU 531300A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inverter
- phase shift
- shift keying
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
1one
Изобретение относитс к радиотехнике, может использоватьс в радиоприемных устройствах с фазовой манипул цией (ФМ).The invention relates to radio engineering, can be used in radio receiving devices with phase shift keying (FM).
Известно устройство дл демодул ции сигналов с Ф, содержащее входную цепь, выход которой через фазоинвертор соединен с первыми входами элементов И и через когерентный гетеродин-с другим входом первого элемента И, а также последовательно соединенные вычитающий каскад, интегратор и решающий блок.A device for demodulating signals with Φ, containing an input circuit, the output of which is connected through the phase inverter to the first inputs of the elements I and through a coherent heterodyne to another input of the first element I, as well as serially connected subtractive cascade, integrator and decision unit, is known.
Однако в известном устройстве посылки одной пол рности преобладают над посылками другой.However, in the known device, the parcels of one polarity prevail over the parcels of the other.
Цель изобретени - повышение достовер ности приема сообщений.The purpose of the invention is to increase the reliability of receiving messages.
В предлагаемом устройстве выход когерентного гетеродина через инвертор соединен с другим входом второго элемента И, а выходы обоих элементов И св заны со входами элемента ИЛИ, выход которого соединен с первым входом вычитающего каскада через интегрирующую цепь, а со вторым входом - через последовательно включенные инвертор и другую интегрирующую цепь.In the proposed device, the output of a coherent heterodyne through an inverter is connected to another input of the second element AND, and the outputs of both elements AND are connected to the inputs of the OR element, the output of which is connected to the first input of the subtracting stage through an integrating circuit, and to the second input through a series-connected inverter and another integrating circuit.
На чертеже приведена структурна схема устройства.The drawing shows a block diagram of the device.
Входна цепь 1 через фазоинвертор 2 соединена с пepвы и входами элементов И 3,4 и через когерентный гетеродин 5 - с другим входом первого элемента И 3. Выход гетеродина 5 через инвертор 6 соединен с другим входом элемента И 4, а выходы элементов И соединены со входами элемента ИЛИ 7. Выход элемента ИЛИ 7 св зан с первым входом вычитающего каскада 8 через интегрирующую цепь 9, а со вторым входом - через последовательно соединенные инвертор 10 и другую интегрирук щую цепь 11. Выход вычитающего каскада 8 соединен с выходом устройства через последовательно соединенные интегратор 12 и рещающий блок 13.Input circuit 1 through phase inverter 2 is connected to the first and input elements And 3.4 and through coherent local oscillator 5 - to another input of the first element And 3. Output local oscillator 5 through inverter 6 is connected to another input element And 4, and the outputs of elements And connected to the inputs of the element OR 7. The output of the element OR 7 is connected to the first input of the subtractive stage 8 via an integrating circuit 9, and to the second input through a serially connected inverter 10 and another integrated circuit 11. The output of the subtractive stage 8 is connected to the output of the device o United integrator 12 and decision block 13.
Устройство работает следующим образом. Элементы И 3,4 вьшолн ют операцию двухполупериодного логического совпадени ФМ сигнала и сигнала с когерентного гетеродина 5. Результаты логического совпадени объедин ютс на элементе КЛИ 7. На интегрирующие цепи 9 и 11 действуют два противофазных , но одинаковых по форме напр жени поэтому на одной из них напр жение растет по экспоненциальному закону до напр жени источника, а на другой-падает потому же закону до нул . При одинаковых посто нных зар да и разр да интегрирующих цепей 9 и i 1 на входы вычитающего каскада 8 воздействуют два противофазных сигнала, при ;-)iOtv пол рность их мен етс в соответстliiiii с законом манипул ции.The device works as follows. Elements And 3.4 perform the operation of a full-wave logical coincidence of the FM signal and the signal from the coherent local oscillator 5. The results of the logical coincidence are combined on the element CLI 7. On the integrating circuits 9 and 11 there are two antiphase, but identical in form voltage on one of their voltage grows exponentially to the voltage of the source, and on the other, because the law falls to zero. With the same constant charge and discharge of the integrating circuits 9 and i 1, the inputs of the subtracting cascade 8 are affected by two antiphase signals, with ;-) iOtv their polarity changes in accordance with the law of manipulation.
На выходе вычитающего каскада 8 сигнал мен ет пол рность в моменты, когда напр жение зар да на одной из интегрирующих цепей, например 9, равно напр жению ;,.азр да на интегрирующей цепи 11, и наоборот . Момент времени, когда напр жени к 9 входах вычитающего каскада 8 одинаковы , зависит только от посто нных вре- i.ieHH зар да и разр да интегрирующих цепей 9, 11.At the output of the subtracting stage 8, the signal changes polarity at the moments when the charge voltage on one of the integrating circuits, for example 9, is equal to the voltage ;,., The charge on the integrating circuit 11, and vice versa. The moment of time when the voltages to the 9 inputs of the subtracting cascade 8 are the same depends only on the constant charge and discharge i.ieHH of the integrating circuits 9, 11.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2114028A SU531300A1 (en) | 1975-03-17 | 1975-03-17 | Device for demodulating phase shift keying signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2114028A SU531300A1 (en) | 1975-03-17 | 1975-03-17 | Device for demodulating phase shift keying signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU531300A1 true SU531300A1 (en) | 1976-10-05 |
Family
ID=20612909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2114028A SU531300A1 (en) | 1975-03-17 | 1975-03-17 | Device for demodulating phase shift keying signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU531300A1 (en) |
-
1975
- 1975-03-17 SU SU2114028A patent/SU531300A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840008900A (en) | Mixer | |
US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
GB1366782A (en) | N-path filter | |
KR840000114A (en) | Phase comparator | |
SU531300A1 (en) | Device for demodulating phase shift keying signals | |
GB1129464A (en) | Digital frequency and phase detector | |
US2916618A (en) | Pulse detector responsive to both pulse amplitude and duty cycle | |
US3243707A (en) | Transformerless demodulator | |
GB1160603A (en) | Improvements in or relating to Transistorised Modulatable Oscillation Generators, Demodulators, Phase Detectors and Frequency Shifters | |
US3369185A (en) | Rc correlator circuit for synchronous signal detection | |
FR2430015A1 (en) | Phase discriminator with cross-coupled reference and test signals - has strobe input to parallel discriminators and stores and coincidence circuits providing outputs | |
GB947430A (en) | Improvements in or relating to pulse-code modulation transmission systems | |
US3715681A (en) | Frequency discriminator with variable center frequency | |
US3543166A (en) | Duty cycle module | |
JPS5531360A (en) | Demodulator circuit | |
JPS5634203A (en) | Fm demodulator | |
JPS5497310A (en) | Phase synchronizing circuit | |
SU1693714A1 (en) | Phase detector | |
SU566392A1 (en) | Receiver of phase-manipulated signals | |
SU690400A1 (en) | Voltage converter | |
SU1713081A1 (en) | Frequency-modulated signal shaper | |
SU1166269A1 (en) | Frequency converter | |
SU663116A1 (en) | Device for automatic selection of communication channels | |
SU445158A1 (en) | Frequency doubler | |
SU768000A1 (en) | Device for receiving frequency manipulated signals |