SU445158A1

SU445158A1 - Frequency doubler

Info

Publication number: SU445158A1
Application number: SU1839655A
Authority: SU
Inventors: Владимир Ильич Казначеев; Василий Андреевич Григоров
Original assignee: Предприятие П/Я Х-5885
Priority date: 1972-10-16
Filing date: 1972-10-16
Publication date: 1974-09-30

Description

1one

Изобретение относитс к импульсной технике и может использоватьс в качестве умножителей частоты импульсов в различных радиотехнических схемах.The invention relates to a pulse technique and can be used as pulse frequency multipliers in various radio engineering circuits.

В известном устройстве дл удвоени частоты используетс транзисторный фазоинвертор, диодный двухполупериодный выпр митель и опрокидывающа схема реле времени. Однако дл эффективной работы в схему известного устройства введен симметрирующий потенциометр дл выравнивани импедансов согласовани выпр мител с выходами фазоинвертора . Кроме того, схема содержит больщое количество реактивных элементов, что затрудн ет выполнение подобной схемы в микроэлектронном исполнении и снижает надежность устройства.In a known device for frequency doubling, a transistor phase inverter, a full-wave diode rectifier and a tilting time relay circuit are used. However, to work effectively, a balancing potentiometer was introduced into the circuit of the known device to equalize the impedances of matching the rectifier with the phase inverter outputs. In addition, the circuit contains a large number of reactive elements, which makes it difficult to perform such a circuit in a microelectronic version and reduces the reliability of the device.

Целью изобретени вл етс повышение надежности удвоител частоты.The aim of the invention is to increase the reliability of the frequency doubler.

Дл этого в предлагаемом удвоителе одни из выходов фазоинвертора соединен с одним из входов схемы «И непосредственно, а другой выход - с другим ее входом через схему «НЕТ.For this, in the proposed doubler, one of the outputs of the phase inverter is connected to one of the inputs of the “I” circuit directly, and the other output to the other of its inputs through the “NO.

Это дает возможность полностью исключить из устройства все реактивные элементы.This makes it possible to completely eliminate all reactive elements from the device.

На фиг. 1 изображена принципиальна электрическа схема предлагаемого удвоител частоты; на фиг. 2 - диаграммы работы удвоител частоты.FIG. 1 shows a circuit diagram of the proposed frequency doubler; in fig. 2 - frequency doubler operation diagrams.

Двухтактный фазоинвертор «НЕ выполнен на двух транзисторах 1 и 2 разной проводимости . На выходе транзистора 2 включена схема «НЕТ на транзисторе 3, выполн юща рольPush-pull phase inverter "is NOT made on two transistors 1 and 2 of different conductivity. At the output of transistor 2, the circuit "NO on transistor 3" is included, which plays the role of

двойного инвертировани знака потенциала коллектора транзистора 2 на обратный. Выход второго плеча двухтактного фазоинвертора (транзистор 1) и выход транзистора 3 гальванически соединены с входами схемы «И наdouble inversion of the sign of the collector potential of the transistor 2 on the reverse. The output of the second arm of the push-pull phase inverter (transistor 1) and the output of the transistor 3 are galvanically connected to the inputs of the AND circuit.

транзисторах 4 и 5.transistors 4 and 5.

Удвоитель частоты работает следующим образом .Frequency doubler works as follows.

При отсутствии сигнала на входе транзисторы 1 и 2 наход тс в режиме отсечки, в результате чего потенциалы на коллекторах транзисторов 1-3 и, следовательно, 4 и 5 высокие.In the absence of a signal at the input, transistors 1 and 2 are in cut-off mode, as a result of which the potentials at the collectors of transistors 1-3 and, therefore, 4 and 5 are high.

При подаче на вход положительного напр жени , превышающего порог открывани п/ - -транзистора 2, возрастает падение напр жени на резисторе 6, в результате чего потенциал на коллекторе транзистора 2 падает почти до нул , а возникающее при этом отрицательное смещение на базе транзистора 3When a positive voltage is applied to the input, which exceeds the opening threshold of the n / - transistor 2, the voltage drop across resistor 6 increases, as a result of which the potential at the collector of transistor 2 drops almost to zero, and the resulting negative bias at the base of transistor 3

за счет делител на резисторах 7 и 8 приводит к скачЕШобразному увеличению падени напр жени на резисторе 9, падению потенциала на коллекторе транзистора 3, что в свою очередь ведет к по в.лению положительного потенциала на базе транзистора 4 за счет делител на резисторах 10 и И и его открыванию. При этом транзистор 5 закрыт высоким отрицательным иотенциалом со стороны второго плеча фазоинвертора, т. е. коллектора транзистора 1. В этом случае на коллекторе транзисторов 4 и 5 фиксируетс потенциал, близкий к нулю.at the expense of the divider on the resistors 7 and 8 leads to a jump-like increase in the voltage drop on the resistor 9, a drop in the potential on the collector of the transistor 3, which in turn leads to a positive potential on the base of the transistor 4 due to the splitter on the resistors 10 and II and its opening. In this case, the transistor 5 is closed by a high negative and potential from the side of the second shoulder of the phase inverter, i.e. the collector of transistor 1. In this case, the potential close to zero is fixed on the collector of transistors 4 and 5.

При подаче на вход отрицательного напр жени , превышающего порог открывани р-п/7-транзистора 1, нотенциалы на коллекторах транзисторов 2 и 3 остаютс высокими, транзистор 4 закрытым, а потенциал па коллекторе транзистора 1 падает, образующийс при этом положительпый потепциал на базе транзистора 5 за счет делител па резисторах 12 и 13 приводит его в пасыщенное состо ние и снова вызывает понижение потенциала ка коллекторах транзисторов.When a negative voltage is applied to the input, which exceeds the opening threshold of the ppn7 transistor 1, the voltage potentials on the collectors of transistors 2 and 3 remain high, the transistor 4 is closed, and the collector potential of the collector of transistor 1 drops, resulting in a positive potential on the base of the transistor 5 at the expense of the divider of the resistors 12 and 13 brings it to the desaturated state and again causes a decrease in potential of the collectors of the transistors.

Таким образом, нри превыщенни амплитудой входного сигнала уровней р-п-р- и п-р-псрабатывани транзисторов 1 и 2 фазоинвертора па выходе схемы «И каждый раз происходит скачкообразное попижение высокого потенп.иала до нул либо за счет транзистора 4, либо за счет транзистора 5. Следовательно, период повторени выходных импульсов каскада совпадений в два раза меньщс периода колебапи входного сигнала.Thus, at exceeding the amplitude of the input signal of the pnpr- and nr-pncrc levels of the transistors 1 and 2 of the phase inverter on the output of the circuit "And each time there is a sudden drop in the high potential to zero either due to transistor 4 or the transistor count is 5. Therefore, the repetition period of the output pulses of the coincidence cascade is two times less than the oscillation period of the input signal.

Предмет изобретени Subject invention

Удвоитель частоты, содержащий фазоинвертор на транзисторах и резисторы, отличающийс тем, что, с целью повыщепи надежности работы удвоител , один из выходов фазоинвертора соединен с одним из входов схемы «И непосредственно, а другой выход - с другим ее входом через схему «НЕТ.A frequency doubler containing a phase inverter on transistors and resistors, characterized in that, in order to increase the doubler reliability, one of the phase inverter outputs is connected to one of the inputs of the "I" circuit directly, and the other output to the other of its inputs via the "NO.

II

LcL..LcL ..

иг. 7ig. 7

ВыходOutput

Уробень п-р-пUrobeni nn

Уровень Р-п-рLevel of pn