SU430489A1

SU430489A1 - PULSE FORMER

Info

Publication number: SU430489A1
Application number: SU1797177A
Authority: SU
Original assignee: Ю. И. Воскобойник, Л. Я. Новиков , А. П. Хрущев
Priority date: 1972-06-13
Filing date: 1972-06-13
Publication date: 1974-05-30

Description

1one

Изобретение относитс к вычислительной технике, а именно к формировател м импульсов с широким диапазоном регулировани длительности, примен емым в вычислительных цифровых устройствах на интегральных схемах транзисторно-транзисторной логики.The invention relates to computing technology, in particular, to a pulse shaper with a wide range of control duration, used in digital computing devices on integrated circuits of transistor-transistor logic.

Известные формирователи импульсов, используемые дл управлени внешними устройствами , содержат инверто), вход которого соединен с выходом первого элемента «2И-ИЛИ-НЕ, а выход - с входами первого и второго элементов «2И-ИЛИ-НЕ, выход второго элемента «2И-ИЛИ-НЕ через врем задающий конденсатор подключен к входу инвертора на транзисторе, два выхода которого, разделенные друг от друга диодом , подключены соответственно к входам первого и второго элементов «2И-ИЛИ- НЕ.Known pulse shapers used to control external devices contain an inverto), whose input is connected to the output of the first element "2I-OR-NOT, and the output to the inputs of the first and second element" 2I-OR-NOT, the output of the second element "2I- OR NOT through time, the driving capacitor is connected to the input of the inverter at the transistor, two outputs of which, separated from each other by a diode, are connected respectively to the inputs of the first and second elements “2I-OR- NOT.

С целью повышени надежности в предлагаемый формирователь импульсов введен второй инвертор, вход которого соединен с источником входного сигнала и с первыми входами вторых схем совпадени обоих элементов «2И-ИЛИ-НЕ, вторые входы которых соединены через интегрирующую цепочку с выходом второго инвертора.In order to increase reliability, a second inverter is introduced into the proposed pulse shaper, the input of which is connected to the input source and the first inputs of the second coincidence circuits of both "2I-OR-NOT" elements, the second inputs of which are connected via an integrating chain to the output of the second inverter.

На фиг. 1 представлена схема предлагаемого формиров.ател импульсов; на фиг. 2 - эпюры, по сн ющие его работу.FIG. 1 shows the scheme of the proposed pulse pattern; in fig. 2 - plots showing his work.

Формирователь импульсов содержит элементы «2И-ИЛИ-НЕ 1, 2 и инверторы 5, 4 транзисторно-транзисторной логики; транзистор 5, в коллекторе которого включены диод (J и резистор 7, а в базе - врем задающий конденсатор 8; две цепи обратной св зи между коллектором транзистора 5 и элементами У, 2.The pulse shaper contains the elements "2I-OR-NOT 1, 2 and inverters 5, 4 transistor-transistor logic; a transistor 5, in the collector of which a diode is connected (J and a resistor 7, and in the base, a time specifying a capacitor 8; two feedback circuits between the collector of transistor 5 and the elements Y, 2.

Выход инвертора 3 соединен с интегрирующей У С-цепью, содержащей резистор 9 и конденсатор 10.The output of the inverter 3 is connected to an integrating U C-circuit containing a resistor 9 and a capacitor 10.

При отсутствии сигнала на входе формировател импульсов на входе инвертора 3 нулевой потенциал. Транзистор 5 открыт, и на входы элементов У и 2 по цеп м обратной св зи подаетс нулевой потенциал. Соответственно на выходах элементов / и 2 положительные потенциалы. На выходе инвертора 3 также положительной потенциал, до которого зар жен конденсатор 10.In the absence of a signal at the input of the pulse former at the input of the inverter 3, the potential is zero. Transistor 5 is open, and a zero potential is applied to the inputs of the elements Y and 2 through the feedback circuit. Accordingly, at the outputs of the elements / and 2 positive potentials. The output of the inverter 3 also has a positive potential, to which the capacitor 10 is charged.

При подаче на вход инвертора 3 положительного потенциала на его вы.ходе нулевой потенциал по вл етс через промел уток времени , необходимый дл разр да кондепсатора W через резистор 9 и выходную цепь инвертора 3 на землю. Пока происходит разр д конденсатора 10, на входах с.кем «И элементов / и 2 одновременно присутствуют положительные потенциалы. На выходе указанных схем также положительный потенциал, длиWhen a positive potential is applied to the input of the inverter 3 at its output, the zero potential appears through the sweep of the time required for the discharge of the coneptor W through the resistor 9 and the output circuit of the inverter 3 to ground. While the capacitor 10 is discharging, positive potentials are simultaneously present at the inputs of the kem "And elements / and 2". The output of these schemes is also a positive potential, length