SU1290256A1 - Maximum selector - Google Patents

Maximum selector Download PDF

Info

Publication number
SU1290256A1
SU1290256A1 SU853896730A SU3896730A SU1290256A1 SU 1290256 A1 SU1290256 A1 SU 1290256A1 SU 853896730 A SU853896730 A SU 853896730A SU 3896730 A SU3896730 A SU 3896730A SU 1290256 A1 SU1290256 A1 SU 1290256A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inverting
inputs
outputs
flip
Prior art date
Application number
SU853896730A
Other languages
Russian (ru)
Inventor
Эдуард Федорович Давыдов
Любовь Александровна Давыдова
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU853896730A priority Critical patent/SU1290256A1/en
Application granted granted Critical
Publication of SU1290256A1 publication Critical patent/SU1290256A1/en

Links

Abstract

Изобретение относитс  к автоматическому управлению и может быть использовано дл  регулировани  нескольких параметров с помощью одного регул тора. Цель изобретени  - повышение надежности и качества регулировани . Это достигаетс  тем, что в выделитель максимума, каждый из N каналов которого содержит соединенные по входам инвертирующий и неинвертирующий усилители, два элемента И, два RS-триггера, два ключа, причем выходы первого и второго элементов И соединены соответственно с S-входами первого и второго RS- триггеров, неинвертирующие выходы которых подключены к соответствующим ключам исполнительного устройства , и общий дл  всех каналов сумматор , дополнительно введены два опт- рона, два элемента НЕ, два элемента НЕ-ИЛИ, две дифференцирующие RC-це- пи, причем выходы инвертирующего и неинвертирующего усилителей соединены с первыми входами первого и второго оптронов соответственно, выходы которых подключены к первым входам соответствующих элементов И, а другие 2N-1 входов подключены к элементам НЕ, инвертирующим выходной сигнал оптронов остальных N-1 каналов соответственно , вторые выходы оптронов через последовательно включенный сумматор подключены к точке нулевого потенциала, выходы первого и второго :элементов НЕ-ИЛИ через последовательно соединенные RC-цепи подключены к R-входу первого и второго RS-триг- геров соответственно, а инвертирующие выходы RS-триггеров соединены с входами логических элементов НЕ-ИЛИ. 1 ил. S (Л С k Ю ) О fCThis invention relates to automatic control and can be used to control several parameters with a single controller. The purpose of the invention is to increase the reliability and quality of regulation. This is achieved by having a maximum selector, each of whose N channels contains inverting and non-inverting amplifiers connected to the inputs, two AND elements, two RS-flip-flops, two keys, the outputs of the first and second AND elements being connected respectively to the S-inputs of the first and of the second RS-flip-flops, non-inverting outputs of which are connected to the corresponding keys of the actuator, and a common for all channels adder, two additional optrons, two NOT elements, two NOT-OR elements, two differentiating RC circuits pi, where the outputs of the inverting and non-inverting amplifiers are connected to the first inputs of the first and second optocouplers, respectively, whose outputs are connected to the first inputs of the corresponding AND elements, and the other 2N-1 inputs are connected to the NOT elements that invert the output signal of the optocouplers of the remaining N-1 channels, respectively, the second outputs of the optocouplers are connected through a series-connected adder to the point of zero potential, the outputs of the first and second: non-OR elements are connected to R via series-connected RC circuits - to the input of the first and second RS-flip-flops, respectively, and the inverting outputs of the RS-flip-flops are connected to the inputs of the logical elements NOT-OR. 1 il. S (L S k S) About fC

Description

Изобретение относитс  к автоматике , и вычислительной технике и может быть использовано дл  регулировани  нескольких параметров с помощью одного регул тора.The invention relates to automation and computer technology and can be used to regulate several parameters with a single controller.

Целью изобретени   вл етс  повышение надежности и качества регулировани  путем использовани  выходных сигналов инвертирующего и неинвертирующего усилите.лей,The aim of the invention is to improve the reliability and quality of regulation by using the output signals of inverting and non-inverting amplifiers.

На чертеже изображена схема выделител  .The drawing shows a diagram of the allocator.

Схема включает инвертирующий и неинвертирующий усилители 1; и 2;, оп- троны 3 ; и 4; , элементы НЕ 5; и 6; , элементы И 7,- и 8, элементы НЕ-ИЛИ 9; и 10;, дифференцирующие КС-п.епи 11; и 12;, RS-триггеры 13; и 14-, ключи 15; и 16;, сумматор 17, вход регул тора 18.The circuit includes inverting and non-inverting amplifiers 1; and 2 ;, optocouplers 3; and 4; , items are NOT 5; and 6; , Elements And 7, - and 8, Elements Not-Or 9; and 10 ;, differentiating KS-p.epi 11; and 12 ;, RS-flip-flops 13; and 14-, keys 15; and 16 ;, adder 17, controller input 18.

Устройство работает следующим х)б- разом.The device operates as follows x).

Предположим, что на вход первого канала поступил сигнал положительной пол рности, больший по абсолютной величине, чем сигнал на входе второго канала, Тогда выходной сигнал с выхода неинвертирующего усилител  1I, включит приемную часть оптрона 3. и выключит оптроны второго канала , поскольку Ug,Ugj( . На вь1ходе сумматора 17 вьщелитс  максимальный сигнал, который будет подан на вход 18 регул тора. Одновременно передаю- ща  часть включенного оптрона 3( сформирует сигнал логической единицы который поступит на первмй вход элемента И 7, и инвертор 5, который через элементы И 7 и 8 устанавли- вает сигнал логического нул  на S-входах RS-триггеров второго канала , а с выхода выключенных оптронов 3 и 4 сигналы логического нул , инвертиру сь инверторами 5 и 6, поступают на остальные входы элемента И 7 , сигнал логической единицы с выхода элемента И 7 уатанавлива- ет триггер 13, в единичное состо ние и включает ключ- 15 исполнительного устройства. Одновременно сигнал логического нул  с инвертирующего выхода RS-триггера 13 поступает на входы элементов НЕ-ИЛИ 10,, 9, Ю и через последовательно соединенные RC-цепи 12, llj, 122 устанавливает другие RS-триггера 14, 13, 14 в нулевое состо ние, поскольку на S-входе присутствует сигнал логичесSuppose that a positive polarity signal is received at the input of the first channel, greater in magnitude than the signal at the input of the second channel. Then the output signal from the output of the non-inverting amplifier 1I will turn on the receiving part of the optocoupler 3. and turn off the optocouplers of the second channel, since Ug, Ugj (. At the input of the adder 17, the maximum signal is given, which will be fed to the input 18 of the controller. At the same time, the transmitting part of the switched on optocoupler 3 (generates a signal of the logical unit that goes to the first input of the element And 7, and the inverter 5, Through the elements 7 and 8, it sets a logical zero signal on the S-inputs of the RS-flip-flops of the second channel, and from the output of the off optocouplers 3 and 4, the signals of the logical zero, inverted by inverters 5 and 6, go to the other inputs of the And 7 element, the signal of the logical unit from the output of the AND 7 unit sets the trigger 13 into one state and turns on the key of the actuator 15. At the same time, the logical zero signal from the inverting output of the RS flip-flop 13 is fed to the inputs of the elements NOT-OR 10 ,, 9, Yu and through serially connected RC circuits pi 12, llj, 122 sets the other RS flip-flops 14, 13, 14 to the zero state, since the S-input has a logical signal

кого нул , а на R-входе - импульс логической единицы, сформированный RC-цепью, и ключи 16,, 15, 16 будут выключены.who has zero, and at the R-input - a pulse of a logical unit, formed by an RC-circuit, and the keys 16 ,, 15, 16 will be turned off.

Дальнейшее увеличение Ug,,, не изменит состо ние логической единицы на выходе оптрона 3| . A further increase in Ug ,,, will not change the state of the logical unit at the output of the optocoupler 3 | .

Теперь предположим, что напр жение Ugy,, , возраста , сравн лось с напр жением Ug , тогда окажутс  включенными одновременно оптроны 3I и 3„. Инвертированный инвертором 5- сигнал включенного оптрона 3 через элемент U 7( поступает на S-вход RS-триггера 13, который сохран ет свое единичное состо ние, поскольку на R и S-входах RS-триггера 13, присутствуют сигналы логического нул  и, следовательно, ключи исполнительных устройств не измен ют свое состо ние .Now suppose that the voltage Ugy ,, of age, is compared with the voltage Ug, then the optocouplers 3I and 3 will turn on simultaneously. The inverted 5-signal of the included optocoupler 3 through the element U 7 (arrives at the S input of the RS flip-flop 13, which retains its one state, because the R and S inputs of the RS flip-flop 13 contain signals of logical zero and, therefore The keys of the actuators do not change their state.

, Если напр жение Ug превысит ве- 1личину входного сигнала Up,v. , то оп- трон 3, закроетс , такIf the voltage Ug exceeds the value of the input signal Up, v. the optocoupler 3 will close so

вх, как величинаBX, as a quantity

5 0 0 5 0 0

5five

00

5five

напр жени  на аноде светодиода приемной части.оптрона 3, будет недостаточна дл  его открывани  в св зи с ростом напр жени  на катоде светодиода приемной части оптрона, под- ключенн ого к входу сумматора 17.the voltage at the anode of the receiving part LED. The optocoupler 3 will not be sufficient to open it due to the increase in the voltage at the cathode of the led of the optocoupler part connected to the input of the adder 17.

Сигнал логического нул  с выхода оптрона 3f через последовательно соединенные инвертор 5 и элемент И 7 , на остальных входах которого присутствуют сигналы логической единицы , устанавливает RS-триггер 13 в единичное состо ние. Сигнал с неинвертирующего вмхода RS-триггера 13, включает ключ IS исполнительного устройства, а с инвертирующего выхода RS-триггера 13 сигнал логического нул  поступает на элементы НЕ-Ш1И 9,, lOj, lOj Т1 через последовательно соединенные RC-цепи 11, 12,, 12 устанавливает RS-триггер 13, и поддерживает RS-триггера 14,, 14 в нулевом состо нии, тем самым выключа  ключ 1 5 .The signal of the logical zero from the output of the optocoupler 3f through the inverter 5 connected in series and the element And 7, on the remaining inputs of which the signals of the logical unit are present, sets the RS flip-flop 13 into one state. The signal from the non-inverting RS-flip-flop input 13, turns on the actuator's IS key, and from the inverting output of the RS-flip-flop 13, the logical zero signal is fed to the elements NE-SH1I 9 ,, lOj, lOj T1 through serially connected RC circuits 11, 12 ,, 12 sets the RS flip-flop 13, and keeps the RS-flip-flop 14, 14 in the zero state, thereby turning off the key 1 5.

При числе каналов, большем двух, процессы происход т аналогично. Если входные сигналы И имеют отрицательную пол рность, то вместо неинвертирующего усилител  надо рассматривать соответствующий инвертирующий. В остальном процессы происход т аналогично без возникновени  условий неопределенности в управлении ключами исполнительного устройства и нарушени  алгоритма работы предлагаемого выделител .When the number of channels is greater than two, the processes are similar. If the input signals And have a negative polarity, then instead of a non-inverting amplifier, one should consider the corresponding inverting amplifier. Otherwise, the processes occur in the same way, without creating conditions for uncertainty in the key management of the actuator and violation of the algorithm of the proposed allocator.

Таким образом, предлагаемый выделитель максимума обеспечивает одновременное и надежное включение ключа исполнительного устройства и выделение на сумматоре абсолютной величины максимального сигнала в широком диапазоне входных сигналов. Кроме того, при вхождении двух или более входных сигналов в зону нечувствительности ключей остаетс  включенньм тот ключ, который был включен до этого. Остальные ключи остаютс  отключенными.Thus, the proposed maximum selector provides simultaneous and reliable activation of the key of the actuator and the selection on the adder of the absolute value of the maximum signal in a wide range of input signals. In addition, when two or more input signals enter the dead band of the keys, the key that was turned on before that remains on. The remaining keys remain disabled.

Кроме того, устройство позвол ет улучшить качество и надежность регулировани  в системах с эпизодически замыкающимс  контуром, что даст возможность увеличить число объектов, обслуживаемых одним регул тором в св зи с расширением диапазона входных сигналов и улучшением качества регулировани .In addition, the device makes it possible to improve the quality and reliability of regulation in systems with intermittently closing circuits, which will make it possible to increase the number of objects serviced by one controller in connection with expanding the range of input signals and improving the quality of regulation.

Claims (1)

Формула изобретениInvention Formula Выделитель максимума, каждый из N каналов которого содержит соединенные по входам инвертирующий и неин- вертирующий усилители, два элемента И, два RS-триггера, два ключа, причем выходы первого и второго элементаMaximum selector, each of whose N channels contains inverting and non-inverting amplifiers connected to the inputs, two And elements, two RS-flip-flops, two keys, and the outputs of the first and second elements 00 5five 00 5five И соединены соответственно с S-вхо- дами первого и второго RS-триггера, неинвертируюшие выходы которых подключены к соответствующим ключам исполнительного устройства, и общий дл  всех каналов сумматор, отличающийс  тем, что, с целью повьш1ени  надежности и качества регулировани  путем использовани  выходных сигналов инвертирующего и неинвертирующего усилителей, дополнительно введены два оптрона, два элемента НЕ, два элемента НЕ-ИЛИ, две диффёt)eнциpyющиe КС-цепи, причем выходы инвертирующего и неинвертирующего усилителей соединены с первым входом первого и второго оптро- нов соответственно, выходы которых подключены к первым входам соответствующих элементов И, а другие (2 N - 1) входы которых подключены к элементам НЕ, инвертирующим выходной сигнал оптронов других (N - 1) каналов соответственно, вторые входы оптронов через последовательно соединенный сумматор подключены к точке нулевого потенциала, а инвертирующие выходы каждого RS-триггера соединены с входом каждого элементу НЕ-ИЛИ, кроме элемента НЕ-ИЛИ соединенного выходом через дифференцирующую RC-цепь с R-входом этого триггера.Both are connected respectively to the S-inputs of the first and second RS-flip-flop, non-inverting outputs of which are connected to the corresponding keys of the actuator, and an adder common to all channels, characterized in that, in order to increase the reliability and quality of regulation by using the output signals of the inverting and non-inverting amplifiers, additionally introduced two optocouplers, two elements NOT, two elements NOT-OR, two differential) emitting KC-circuit, and the outputs of the inverting and non-inverting amplifiers are connected to the first input of the first and second opto-switches, respectively, whose outputs are connected to the first inputs of the corresponding AND elements, and the other (2 N-1) inputs of which are connected to the NOT elements, which invert the output signal of the other (N-1) channels, respectively, the second inputs The optocouplers are connected via a series-connected adder to the point of zero potential, and the inverting outputs of each RS flip-flop are connected to the input of each element NOT-OR, except the element NOT-OR connected to the output via a differentiating RC circuit with an R-input th trigger.
SU853896730A 1985-05-17 1985-05-17 Maximum selector SU1290256A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853896730A SU1290256A1 (en) 1985-05-17 1985-05-17 Maximum selector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853896730A SU1290256A1 (en) 1985-05-17 1985-05-17 Maximum selector

Publications (1)

Publication Number Publication Date
SU1290256A1 true SU1290256A1 (en) 1987-02-15

Family

ID=21177706

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853896730A SU1290256A1 (en) 1985-05-17 1985-05-17 Maximum selector

Country Status (1)

Country Link
SU (1) SU1290256A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 843229, кл. G 05 В 13/02, 1980. Авторское свидетельство СССР № 1129586, кл. G 05 В 13/02, 1984.(54)ВЫДЕЛИТЕЛЬ МАКСИМУМА *

Similar Documents

Publication Publication Date Title
ES8200806A1 (en) Electrical installation arrangement.
US3122647A (en) Pulse length discriminator utilizing two gating circuits
GB901445A (en) Improvements in or relating to pulse-generating arrangements
SU1290256A1 (en) Maximum selector
US3173092A (en) Delta modulation system
GB1023621A (en) Improvements in or relating to electrical signalling systems
US3307045A (en) Transformer control circuits for flip-flops
US2841710A (en) Method and means for pulse width discrimination
US3040187A (en) Differential rate circuit
SU1193799A1 (en) Not circuit
GB959390A (en) Data latching circuits
SU1302269A2 (en) Universal logic register
US3519853A (en) Electrical sampling gates
SU786006A1 (en) Logic level converter
GB1452743A (en) Automatic control systems
SU1413707A1 (en) Optronic transducer
SU961145A1 (en) Optronic switch
SU1014148A1 (en) Optronic device
SU577689A1 (en) Quasiternary code modulation device
SU783992A2 (en) Two-position signal switching device
SU601803A1 (en) Symmetrical multivibrator
SU1509863A1 (en) Device for computing logical function systems
SU1064448A1 (en) Comparator
SU702521A1 (en) Electronic sign-responsive switch
SU1018251A1 (en) Three-valued or gate