SU1529404A2 - Цифровой частотный детектор - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - уменьшение нелинейных искажений выходного сигнала. Цифровой частотный детектор содержит входной формирователь 1, D-триггеры 2 и 13, каналы 3,4,5 и 6 обработки информации, эл-ты ИЛИ 7 и 11, фильтры 8 и 9 нижних частот, дифференциальный усилитель 10, эл-т ИЛИ-НЕ 12, логический ключ 14, формирователи 15 и 16 импульсов, тактовый генератр 17, счетчик 18, ренгистр 19 и управл емый интегратор 20. Цель достигаетс  за счет обеспечени  возможности автоматического управлени  посто нной времени интегратора 20 в зависимости от частоты модулирующей ф-ции. 2 ил.

Description

(Л

сл кэ

со

4

14)

Изобретение относитс  к радиотехнике и может быть использовано D радиоприемных устройствах дл  частотного детектировани  в широком диапазоне частот и уровней сигнала.

Цель изобретени  - уменьшение нелинейных искажений выходного сигнала .

На фиг.1 приведена структурна  электрическа  схема цифрового частотного детектора; на фиг.2 - временные диаграммы, по сн ющие его работу.

Цифровой частотный детектор содержит входной формирователь 1, D- триггер 2, пepвьп 3, второй 4, третий 5 и четвертьп 6 каналы обработки информации, элемент I Jul 7, первый 8 и второй 9 Лильтры нижних частот, (ФНЧ) дифференциальный усилитель Ш, дополнительный элемент ИЛИ 11, элемент 1Ш11-КЕ 12, дополнительный D- триггер 13, логический ключ 14, пер- вьш 15 и второй 16 формирователи 15 и 16 импульсов, тактовый генератор 17, счетчик 18, регистр 19 и управ- л ёмьц интегратор 20.

Управл емьп интегратор 20 содержит операционньп усилитель 21, резисторы 22-25, аналоговые ключи с первого по четвертьп 26-29 и конденсато ры 30-33.

Цифровой частотный детектор работает следующим образом.

При поступлении частотно-модулированного сигнала на входной формирователь 1 на выходе каждого канала 3образуетс  последовательность пачек импульсов пр моугольной формы положительной пол рности. Частота повторени  пачек равна модулирующей частоте , длительность пачки - половина периода модулирующей частоты, число импульсов в пачке определ етс  поделенным на два соотношением несущей частоты и модулирующей, длительность импульса - отношением девиации частоты к несущей, а частота следовани  импульсов в пачке совпадает с поделеным на две текущие значением несущей частоты. Последовательность пачек импульсов на выходе первого 3 и второго 4 каналов возникает лшпь в те моменты времени, когда текущее значение 1 есу1цей частоты уменьшаетс , т.е во врем  изменени  модулирующей функции от максимального положительного значени  до минимального отрицатель

5

0

5

0

5

0

5

0

5

ного (фиг.2а). Эти последовательности совпадают во времени, но импульсы в последовательност х сдвинуты во времени на период несущей частоты. Последовательности пачек импульсов на выходе третьего 5 и четвертго 6 каналов возникают лишь в те моменты времени , когда текущее значение несущей частоты возрастает. В остальном последовательности пачек импульсов на выходах последних двух каналов 5 и 6 совпадают с аналогичными последовательност ми на выходах первых двух каналов 3 и 4. Последовательности пачек импульсов после прохождени  через четырехвходовый элемент ИЛИ 7 превращаютс  в непрерывную последовательность импульсов, частота повторени  которых равна несущей.

Информагщ  о модулирующей функции заключена в изменении скважности импульсов . После прохождени  импульсов через ФНЧ 8 и 9 на выходе дифференциального усилител  10 образуетс  сигнал не модулирующей функции, а ее производной.

Управл еньп интегратор 20 совместно с другими введенными узлами работает следующим образом.

При поступлении сигнала несущей частоты на вход детектора (фиг.26) на выходе дополнительного элемента ILTOI 1 1 образуетс  последовательность пачек импульсов в те моменты времени, когда модулирующа  функци  измен етс  от максимального значени  до мини-, мального (фиг.2в). Аналогично на выходе элемента ИЛИ-НЕ 12 образуетс  инверсна  последовательность пачек импульсов в те моменты времени, когда модулирук ца  функци  измен етс  от минимального значени  до максимального (фиг.2г). Частота следовани  импульсов в обоих пачках равна несущей. Первым импульсом пачки, поступающей с выхода дополнительного элемента ИЛИ 11, дополнительный D- триггер 13 устанавливаетс  в состо ние 1, в котором пребывает до поступлени  первого импульса пачки с выхода элемента ИЛИ-НЕ 12. После этого дополнительный П-триггер 13 переходит в состо ние О. Таким образом, на выходе дополнительного D-триггера 13 образуетс  последовательность пр моугольных импульсов, следующих с частотой модул ции (скважность 2) (фиг.2д). Далее с

515

помощью логического ключа 14 и тактового генератора 17 формируетс  периодическа  последовательность пачек импульсов пр моугольно формы. Длительность пачки равна половине периода модулирующей функции, а число импульсов в пачке - отношению тактовой частоты к модулирующерЧ (фиг.2е). С помощью счетчика 18 осуществл етс  счет импульсов в пачке. В это врем  в регистре 19 хранитс  результат счета импульсов в предыдущей пачке. Счетчик 18 начинает счет в момент времени, например, t и прекращает счет в момент времени t. По заднему фронту импульсов, поступающих с выхода дополнительного D- триггера 13, осуществл етс  запуск формирователей 15 и 16. По истечении времени t , , которое определ етс  параметрами первого формировател  15 с выхода последнего поступает импуль разрешени  записи на регистр 19, используемьп в качестве элемента пам ти (фиг.2ж). Информаци  со счетчика 18 переписываетс  в регистр 19. По истечении времени t дд происходит обнуление счетчика 18 импульсом, поступающим с выхода второго формировател  16 (фиг.2з). С выходов регистра 19 сигналы управлени  поступают на соответствующие входы аналоговых ключей 26-29. При этом с выхода первого разр да регистра 19 сигнал управлени поступает на первый аналоговый ключ 26, с второго разр да - на второй аналоговый ключ 27 и т.д. Интегрирующие конденсаторы 30-33 , подключаемые к операционному усилителю 21 через соответствующие аналоговые ключи 26-29 имеют номинальную величину, oпpeдeл e гyю весом соответствующего разр да регистра 19. Если, например, величина конденсатора 30 первого аналогового ключа 26 равна С, то дл  второго ключа 27 она составл ет 2С, дл  третьего ключа 28 - 4С и т.д. по формуле (где п - номер разр да регистра 19), Количество разр дов может быть произвольным, ем больше используетс  разр дов, тем точнее работает управл емый интегратор 20. Выходное напр жение управл емого интегратора 20 определ етс  выражением

и

аых

1

(t) j UB.(t)dt, (1)

4046

из которого слелует, что при постп п- ных величинах резисторов 22-25 можно с помощью интегрирую1чих кондеисатп- ров 30-33 измен ть посто нную времени интегратора.

.Чем больше период модулирующей Аункции, тем большее число записываетс  в регистр 19 при посто нной тактовой частоте. В этом случае суммарное значение емкости интегрирующих конденсаторов больше. Таким образом , имеетс  возможность автоматически управл ть посто нной времени используемого интегратора в зависимости от частоты модулирующей функ1ЩИ .

20

Claims (1)

1. Формула изобретени 

   Пифровой частотный детектор п(1 авт.св. 1376226, отличающийс  тем, что, с целью уменьшени  нелинейных искажений выходного сигнала, введены дополнительны мент ПЛИ, первьп и второй входы кото рого соединены с выходами лержтго и второго каналов обработки информп1.г.1 соответственно элемент , прру/ыг

   и второй входы которого сседиье)Ь1 с выходами третьего и -.етвертогс) каналов обработки информаш-ги соствс но, дополнительный D-триггер, тлкто вый вход и вход сброса KOTo;;orii :,v

   динены с пыходам1 дополнительного элемента ИЛИ и элемента lilfll-HK cocir ветственно, тактовый генератор, г.е ;- Bbtfi и второй формирователи иг-глул&сои, управл емый интегратор и последовательно соединенные лог ический ключ, счетчик и регистр, выходы которого соединены с управл юшими входами уп равл емого интегратора, вход котор .- го соединен с выходом дифферен1р апь-ного усилител , л выход управл емого интегратора  вл етс  пыходом ци()ровгг го частотного детектора, D- вход дополнительного П-триггера подключен к шине логической единицы, а

   его выход соединен с управл ющими входами логического клича и первого и второго фop D poвaтeлeй импульсов, тактовые входы которых соединены с выходом тактового генератора, л выхо

   ды первого и второго сЬорьшрователей импульсов подключены к входу запис.ч регистра и входу сброса счетчика со- ответствен}1о,

   .t

   фие.г

   Y

   affi

   .i

   .2