SU1531194A1 - Генератор треугольного напр жени - Google Patents
Генератор треугольного напр жени Download PDFInfo
- Publication number
- SU1531194A1 SU1531194A1 SU874298720A SU4298720A SU1531194A1 SU 1531194 A1 SU1531194 A1 SU 1531194A1 SU 874298720 A SU874298720 A SU 874298720A SU 4298720 A SU4298720 A SU 4298720A SU 1531194 A1 SU1531194 A1 SU 1531194A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- generator
- input
- integrator
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к аналого-цифровой технике и может быть использовано в электронных устройствах с кодированием формируемого напр жени в цифровом коде. Цель изобретени - повышение стабильности амплитуды и частоты формируемого напр жени и расширение области применени генератора за счет формировани цифрового кода генерируемого напр жени . В генератор треугольного напр жени , содержащий источник 3 двухпол рного напр жени и интегратор 5, введены реверсивный счетчик 1, блок 2 управлени , блок 4 коррекции амплитуды и генератор 6 тактовой частоты. Это позвол ет не только стабилизировать формируемое напр жение, но и получить на выходе его цифровой код. 7 ил.
Description
Изобр1етение относитс к аналого- цифровой технике и может быть использовано , например, в электронных устройствах , использующих развертыва- ющие напр жени с кодированием формируемого напр жени в цифрювом виде,
Цель изобретени - повышение стабильности амплитуды и частоты формируемого напр жени и расширение об- ласти применени генератора треугольного напр жени за счет формировани цифрового кода генерируемого напр жени и повышени стабильности ампли- ТУЛЫ и частоты Формируемого напр же-
НИЛ.
На фиг, 1 представлена блок-схема генератора треугольного напр жени ; на фиг. 2 - функциональна схема реверсивного счетчика; на фиг. 3 - то же, схема источника двухпол рного напр жени ; на фиг. 4 - то же, блока коррекции амплитуды; на фиг. 5 - то же, блока управлени ; на фиг,6- то же, интегратора; на фиг. 7 - временные диаграммы работы генератора треугольного напр жени .
Генератор треугольного напр жени (фиг, 1) содержит реверсиьный счетчик 1, блок 2 управлени , источ- ник 3 двухпол рного напр жени , блок 4 коррекции амплитуды, интегратор 5, генератор 6 тактовой частоты,,
Реверсивный счетчик 1 (фиг.2) дл семиразр дного выходного кода содер- дгит два четырехразр дных реверсивных счетчизса 7 и 8 н предназначен дп формировани цифрового эквивалента (кода) генерируемого треугольного напр жени из импульсов тактовой частоты .
Источник 3 двухпол рного напр жени (фиг. 3) может быть выполнен, например, на аналоговом кoм yтaтope 9 Аналоговый коммутатор 9 представл ет собой четырехканальный аналоговый ключ со схемой управлени .
БЛОК А коррекции амплитуды (фиг.4 содержит резисторы 10 и 11, опреде- л ющие коэффициент передачи напр жени коррекции амплитуды, повторитель напр жени на операционном усилителе 12, коммутатор 13, резистор 14 вл ющийс врем задающим дл интег- ратора.
Блок 2 управлени (фиг. 5) содержи инвертор 15, схему И 16, инвертор 17 триггер 18, инвертор 19.
Интегратор 5 (фиг. 6) содержит операционный усилитель 20 и включенный в обратную св зь операционного усилител 20 конденсатор 21.
Генератор треугольного напр жени работает следующим образом (фиг.7).
Св зующим элементом цифровой и аналоговой части генератора треугольного напр жени вл етс блок 2 управлени . С помощью этого блока осуществл етс временна синхронизаци работы реверсивного счетчика 1, блока 4 коррекции амплитудь и интегратора 5.
При наличии на выходе блока 2 управлени потенциала логической единицы , что соответствует случаю, когда триггер 18 этого блока не включен реверсивный счетчик 1 работает в режиме суммировани , подсчитыва количество импульсов тактовой частоты. Режим суммировани дл двоичных счетчиков 7 и 8 задаетс за счет наличи
входе ± этой микросхемы. При этом на входах Установка нул (R), Перенос (СУ), Р. зрешение установки (РЕ) должны прИ :утствовать потенциалы логического О. Одновременно с этим, сигнал логической с выхода блока 2 .правлени поступает на управл ющий 1г;од коммутатора 9 источника 3 двухпол рного напр жени , что вызывает подк тючение отрицательного опорного напр жени со входа Х2 коммутатора 9 к врем задающему резистору 14 блока 4 коррекции амплитуды. Потенциал логического О с выхода (п+1)-й разр д реверс1твного счетчика 1, поступающий на управл ющий вход блока 4 коррекции амплитуды, вызывает подключение врем - задающего резистора 14 к входу интегратора 5 (замыкаетс сигнальна цепь со входа Х4 коммутатора 13 на первый выход блока 4 коррекции амплитуды). Инвертирующий интегратор 5 начинает интегрировать входное опорное напр жение . Таким образом, напр жению на аналоговом выходе генератора треугольного напр жени соответствует цифровой код на выходе реверсивного счетчика 1, например изменению напр жени от минус 10 до +10 В соответствует изменение емкости реверсивного счетчика 1 от О до 128 (7-разр дный выходной код).
При достижении счетчиком 1 состо ни 128 формируетс сигнал логичес515
кой 1 на выходе 2 (восьмой разр д ) этого счетчика, поступающий в блок 2 управлени и в блок 4 коррекции амплитуды. В блоке 2 управлени по соответствующему фронту импульсов тактовой частоты, поступающих на счетный вход триггера 18 (так как срабатьшает схема И 16), происходит срабатывание триггера 18, при этом на его обратном выходе, вл ющемс выходом блока 2 управлени , формируетс сигнал логического О. При этом за счет подачи на вход 1 (управл ющий вход) реверсивного счетчика 1 напр жени логического нул счетчик 1 производит вычитание входного числа (последовательности импульсов, подаваемой на тактовый вход С) из числа, сформированного к этому моменту вре- мени в разр дах (т.е. в данном случае из 128). Одновременно с этим импульс напр жени логической 1 с выхода (2) реверсивного счетчика 1 вызывает срабатывание коммутатора 13 блока 4 коррекции амплитуды, при этом на врем действи вышеуказанного импульса к входу интегратора 5 подключаетс сигнальна цепь с выхода повторител 12 и отключаетс цепь от резистора 14. Происходит коррекци амплитуды треугольного напр же- ни интегратора 5, т.е. к входу интегратора подключаетс определенное опорное напр жение с коэффициентом передачи, определ емым отношением номиналов резисторов 11 и 10.
Повторитель на операционном усилителе 12 необходим дл уменьшени посто нной времени установки начальных значений интегратора.
Таким образом, в данном случае с периодом 1с в верхней точке треугольного напр жени на аналоговом выходе генератора треугольного напр щени происходит установка начальных значений интегратора (корректировка амплитуды ) и тем самым устранение ошибок интегрировани , возникающих за врем одной секунды (один период). Парамет- ры КС-цепи интегратора подбираютс таким образом, чтоды отличие текущего напр жени на выходе интегратора 5 от потенциала +10 в в момент корректировки амплитуды было минимальным.
В начальный момент работы реверсив ного счетчика 1 в режиме вычитани потенциал логической 1 на выходе (п+1)-й разр д (выход ) счет946
чика снимаетс , поэтому от входа интегратора 5 отключаетс напр жение коррекции (рветс сигнальна цепь с выхода повторител 12 блока 4 корреции амплитуды) и вновь подключаетс сигнальна цепь от резистора 14 блока 4 коррекции амплитуды. При этом на резистор 14 с выхода источника 3 двухпол рного напр жени поступает опорное напр жение положительной пол рности за счет наличи напр жени логического О на управл ющем входе коммутатора 9 источника 3 двухпол р- ного напр жени , поступающего с выхода блока 2 управлени . Напр жение на выходе интегратора 5 начинает измен тьс в противоположную сторону (формируетс втора составл юща сигнала треугольной формы). Изменению напр жени от +10 до минус 10 В на аналоговом выходе генератора треугольного напр жени соответствует изменение кода на цифровом выходе генератора от 128-го состо ни реверсивного счетчика 1 до нулевого. При достижении реверсивным счетчиком 1 нулевого состо ни на выходе переноса со этого счетчика формируетс сигнал логического О, которьа инвертируетс инвертором 19 блока 2 управлени и выключает триггер 18 того же блока. При этом на выходе блока 2 управлени формируетс сигнал логической 1 и так далее.
Claims (1)
- Формула изобретениГенератор треугольного напр жени содержащий источник двухпол рного напр жени и интегратор, выход которого вл етс аналоговым выходом генератора, отличающийс тем, что, с целью повьшзени стабильности амплитуды и частоты формируемого напр жени ;И расширени области применени генератора за счет формировани цифрового кода генерируемого напр жени , в него введены генератор тактовой частоты, блок управлени , реверсивный счетчик и блок коррекции амплитуды, информационные входы которого подключены соответственно к выходам источника двухпол рного напр жени и выходу интегратора, выход подключен к входу интегратора, а управл ющий вход соединен с первым информационным входом блока управлении подключен к выходу старшего разр да реверсивного счетчика, выходы младших разр дов которого вл ютс цифровым выходом генератора, выход перено- са подключен к второму информационно- му входу блока управлени , тактовыйвход которого соединен со счетным входом реверсивного счетчика и выходом генератора тактовой частоты, а выход подключен к управл ющим входам; источника двухпол рного напр жени и реверсивного счетчика.Фиг. гфие.З.Фие.5фиг. 6ФиеЛ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874298720A SU1531194A1 (ru) | 1987-08-28 | 1987-08-28 | Генератор треугольного напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874298720A SU1531194A1 (ru) | 1987-08-28 | 1987-08-28 | Генератор треугольного напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1531194A1 true SU1531194A1 (ru) | 1989-12-23 |
Family
ID=21324936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874298720A SU1531194A1 (ru) | 1987-08-28 | 1987-08-28 | Генератор треугольного напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1531194A1 (ru) |
-
1987
- 1987-08-28 SU SU874298720A patent/SU1531194A1/ru active
Non-Patent Citations (1)
Title |
---|
Титце У, Шенк К. Полупроводникова схемотехника. - М.: Мир, 1982, с. 307, 308. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4246497A (en) | Phase measuring circuit | |
US4529892A (en) | Detection circuitry with multiple overlapping thresholds | |
US4112428A (en) | Clocked precision integrating analog to digital converter system | |
US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
GB1298179A (en) | Transmission system | |
SU1531194A1 (ru) | Генератор треугольного напр жени | |
US4418304A (en) | Circuit for controlling rotation of motor | |
US4808998A (en) | Distortion reduction circuit for a D/A converter | |
US5126743A (en) | System and method for converting a DSB input signal to a frequency encoded output signal | |
JPH0682399B2 (ja) | 積分回路 | |
SU1594692A1 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
SU1471296A1 (ru) | Преобразователь напр жени в интервал времени | |
SU1350618A1 (ru) | Пиковый детектор | |
SU1697265A1 (ru) | Аналого-цифровой преобразователь | |
SU1450084A1 (ru) | Генератор импульсов | |
SU1418768A1 (ru) | Гибридное интегрирующее устройство | |
JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
SU246935A1 (ru) | Преобразователь частоты следования илшульсов в напряжение | |
RU1818624C (ru) | Аналоговый перемножитель напр жений | |
SU612403A1 (ru) | Широтно-импульсный модул тор | |
SU1674002A1 (ru) | Преобразователь экстремумов периодического сигнала в посто нное напр жение | |
SU1582355A1 (ru) | След щий аналого-цифровой преобразователь | |
SU489213A1 (ru) | Широтно-импульсный модул тор | |
SU1234970A1 (ru) | Амплитудно-временной преобразователь | |
RU1795549C (ru) | Преобразователь напр жение-врем |