SU1697265A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к информацией но-измерительной технике, в частности к преобразованию в цифровой код напр жени  посто нного токч низко о уровн . Цель изобретени  - поеышечие точности аналого-цифрового преобразовани  напр жени  посто нного тока за счет облегчени  режима работы интегратора - достигаетс  тем, то з устройство дополнительно введены повторитель напр жени  и второйопераци- оинчй усилитель делитель напр жени , два .нитель х piз стера, подключенных соответственно к третьему и четвертому ключам. УСТРОЙСТВО содержит первый и второй кл1сч1л, входной усилитель, источник опорного напр жени , интегратор, выполнен -шй на операционном усилителе с обратной емкостной св зью, компаратор, элементы ццскрзтной техники Л ил. (Л

Description

Изобретение относитс  к информационно-измерительной технике и может быть использовано дл  преобразовани  в цифровой код и индикации в цифровой форме или вдова в ЭВМ напр жени  посто нного тока низкого уровн .

Целью изобретени   вл етс  повышение точности преобразовател .

Структурна  схема устройства изображена на фиг. 1; эквивалентные схемы дл  различных тактов работы изображены на фиг. 2-4.

Аналого-цифровой преобразователь содержит ключи 1 и 2, инвертор 3, интегратор на конденсаторе 4 и операционном усилителе 5, повторитель б напр жени , накопительный элемент на конденсаторе 7. входной усилитель 8, компаратор 9, ключ 10, формирователь 11 временных интервалов, операционный усилитель 12, генератор 13 счетных импульсов, токоогрэничивающие элементы 14. 15, выполненные на резисторах, формирователь 16 импульсов, источник образцового напр жени  (ИОН) 17, токоограничива- ющие элементы 18, 19 элемент И 20, гокоограничиаающие элементы 21, 22, ключ 23, счетчик 24. кпюч 25, элемент ИЛИ 26.

Цикл состоит из трех об зательных тактов - установки в исходное состо ние (обнуление схемы), интегрирование входного оигчзлз, интегрирование сигнала источника опорного напр жени .

В исходном состо нии АЦП происход т обнуление интегратора и запоминание дрейф усилителей 5, 8, 12 на конденсаторе 7. На ф г 2 приведена эквивалентна  схема АЦП длг ).-о такта. Под действием управл ю л . i janOb формировател  11 вход усилител/ ° г.одктючаетс  к общей точке схемы - 1 разомкнут (закрыт), ключи 2, 10, 23, 25 замкнуты (огкрмты) Напр жение на Вс. ходе усилител  8

Ua К Одев,

ЮГГ

С

где идр8 напр жение дрейфа входного усилител  8, приведенное к входу;

К - коэффициент усилени  входного усилител ..

Учитыва  действие ИОН 17 и делител , образованного резисторами 14 и 15, напр жение на выходе операционного усилител  12

U17 R14

+ UAp12+K UfipB

Rl4 + R15

где U17 - напр жение ИОН 17,

Исход  из того, что напр жение из выходе усилител  12 равно входному плюс

11 п R1Л

-к-т-g- (посто нное смещение),

усилитель 12 дл  удобства называетс  смещенным повторителем. При этом напр жение на отрицательном выводе ИОН 17

+ идрГК .идр8

Напр жени  Ui2° и через резисторы 18 и 19 и соответствующие ключи 25 и 23 поступают на вход интегратора. Инверсный вход интегратора находитс  под потенциалом иДр5, поскольку его пр мой вход заземлен .

Ток Не0, проход щий через резистор 18 в исходном состо нии,

itii/ii i Ul7. Rl4 , 11,

иДР12 + К UW8 + -|ТГЛ; + UflpS

IY81R

Ток 119°, проход щий через резистор 19 в исходном состо нии,

itii/i i 17 Rl4 ,11

UflP12 + К UflpB +БТ4-4ГК15 + УДР5

R19

Суммарный ток Ij, поступающий на инверсный вход интегратора,

Ј 118° + 119° - (Uflp5 + Uflp12 + К«иДрв)х

-ГГ- + Rl8

1

R19

+

U,7

R14

Rl4 R18

Так как Ri4, Ris, Ri8 w Rts выбраны точными и соответственно попарно равными,

. (иДр5-ЩдрТ2+К-идр8

Как видно, суммарный ток на входе интегратора определ етс  напр жени ми смещени  примен емых операционных усилителей. Он компенсируетс  цепью отрицательной обратной св зи из компаратора 9, п того ключа 10, конденсатора 7, повторите л  напр жени  6 и равных резисторов 21 к 22. Напр жение на конденсаторе 7 зависит от номиналов резисторов 21 и 22.

10

15

20

25

30

35

40

45

50

Ток, проход щий через них, численно равен i° и противоположен по направлению . Таким образом, в исходном состо нии запоминаетс  эквивалент напр жени  дрейфа усилителей 5, 8, 12 на конденсаторе 7.

В начале первого такта преобразовани  формирователь 11 сбрасывает счетчик 24 и измен ет состо ние своих выходов на противоположное . При этом ключ 1 открываетс , а ключи 2, 23, 10 закрываютс . На фиг. 3 приведена эквивалентна  схема АЦП в первом такте. Напр жение на входе смещенного повторител 

.U« K(UX + идр8)

Соответственно на его выходе имеетс  напр жение

I Ji-7

U12 К Ux + идр5 + К идрв-ьтр + иДР12

Это напр жение создает ток через резистор Ris

,/ К Ux + идр5 + К U17/2 + UAP12

Следует отметить, что через резистор R22 проходит ток, компенсирующий напр жени  дрейфа усилителей, величину которого определ ет напр жение на конденсаторе дрейфа 7. Поэтому ток зар да конденсатора 4 интегратора определ ем по формуле

., ., ., K UX+U17 U-|18-l22--R -

где I22 - компенсирующий напр жение дрейфа усилителей 5, 6, 21 ток через резистор 22, численно равный Ц/2и противоположный по направлению.

Как видно из формулы, ток зар да конденсатора 4 интегратора 5 в первом такте не зависит от дрейфа усилителей. Длительность первого такта обычно выбирают из условий обеспечени  наибольшей помехе- защищенности.

После окончани  первого такта ключи 1 и 25 закрываютс , а ключи 2 и 23 открываютс , ключ 10 остаетс  закрытым. Эквивалентна  схема второго такта приведена на фиг. 4. При этом вход АЦП подключаетс  к общей точке и на вход интегратора через резистор 19 проходит ток разр да конденсатора 4 интегратора, обусловленный напр жением ИОН 17:

А ЦдР12 + идрб - U17/2

I jyf.

Rl9

Вместе с тем через резистор 21 во втором такте протекает ток компенсации дрейфа усилителей. Его величина равна 1 и противоположна по знаку. Поэтому результирующий ток разр да конденсатора интегратора:

I 2 if г Цдр5 +ЦДР12 + К Одре - U17/2 1с ИЗ 421 -Rig

Учитыва , что Ris Rl9 и R21 R22. получим

Ul7

1С 2 Rig

Следует отметить, что в первом такте отсутствует ток, компенсирующий дрейф усилителей через резистор R21, а во втором чеоез резистор R22. Это обусловлено работой ключей 25 и 23. После достижени  выходным напр жением усилител  интегратора 5 исходного уровн , срабатывает компаратор 7, и второй такт заканчиваетс .

Баланс зар дов на конденсаторе 4:

lilEbUjL

С 4С 4

где ты - длительность первого такта; Гх - длительность второго такта. Отсюда г, + 1|.та

U17

Как видно из приведенной формулы, из цикла аналого-цифрозого преобразовани  исключены практически все погрешности, обусловленные неидеальными операционными усилител ми.

По сигналу компаратора 9 формирователь 11 измен ет состо ние своих выходов и переводит схему в исходное состо ние.

Формирование отсчета в счетчике 24 происходит следующим образом.

Нулевому преобразуемому напр жению на входе соответствуют строго заданные ИОН 17 и соотношением резисторов 18 и 19 скорости изменени  напр жени  на выходе интегратора как в первом, так и во втором такте, т.е. момент срабатывани  компаратора 9 в этом случае заранее известен . Именно в этот момент измен етс  на противоположное состо ние выхода 2 блока 11. Формирователь 16 импульсов реализует по отношению к сигналам компаратора 9 и выходу 2 формировател  11 функцию ИСКЛЮЧАЮЩЕЕ ИЛИ (т.е. пропускает че- рез схему И 20 импульсы ГСИ 13, если эти сигналы на входе формировател  16 импульсов не совпадают).

При отрицательном преобразуемом напр жении компаратор 9 срабатывает рань- ше поступлени  импулъса с выхода 2 формировател  11. Чем меньше отрицательное напр жение, тем меньше импульсов проходит на счетчии 24. так как скорость изменени  напр жени  на выходе интегра- тора приближаетс  к скорости при нулевом преобразуемом напр жении.

При равенстве преобразуемого напр жени  нулю моменты срабатывани  компаратора 9 и выхода 2 формировател  11 совпадают, и импульсы на счетчик 24 не

®

5

0

5

0

5 0 5

0 5

поступают. При положительном преобразуемом напр жении момент срабатывани  компаратора 9 запаздывает по отношению к изменению состо ни  выхода 2 формировател  11, что вызывает заполнение счетчика 24 соответствующим числом импульсов.

Анализиру  последовательность срабатывани  компаратора 9 и выхода 2 формировател  11 можно определить пол рность преобразующего напр жени  без использовани  аналоювых элементов.

Таким образом, вводимые блоки и св зи позвол ют по сравнению с прототипом повысить точность аналого-цифрового преобразовани  за повышени  устойчивости схемы, т.е. СНИУ ени  вли ни  шумов и устранени  скпонностн к самовозбуждению. Кроме того, они дают возможность использовать при построении интегратора более простые и дешевыо усилители с малым коэффициентом подавлени  синфазной составл ющей сигнала.

Claims (1)

1. Формула изобретени 

   Аналого-цифровой преобразователь, содержащий первый и второй ключи, информационные которых  вл ютс  соответственно входной шиной и шиной нулевого потенцпа/ia, а выходы подключены к входу входного усилител , -1СТОЧНИК образцового напр жени , первый и второй выходы которого через соответствующие последовательно соединенные первый токоограничиваю ций элемент, выполненный на резистоое, и третий ключ, и второй токсограничивакнциГ элемент, выполненный на резисторе, и четвертый ключ подключены к первому входу интегратора, выход которого через компаратор соединен с первым входом формировател  импульсов и первым входом формировател  временных интервалов непосредственно и через п тый ключ - с первым выводом накопительное элемента, выполненного на конденсаторе, второй вывод которого  вл етс  шиной нулевого потенциала , з управл ющий вход первого ключа объединен с первым входом элемента ИЛИ и соединен с первым выходом формировател  временных интервалов и через инвертор подключен к управл ющим входам второго и четвертого ключей, второй выход формировател  временных интервалов подключен к второму входу формировател  импульсов , зы,- д ко , орого соединен с первым входом элемента И, выход которого соединен с первым входом счетчика, а второй вход - с выходом генератора счетных импульсов и объединен с вторым входом формировател  временных интервалов, третий и четвертый выходы которого соединены соответственно с управл ющим входом п того ключа и вторым входом счетчика, второй вход элемента ИЛИ соединен с третьим выходом формировател  временных интервалов , выход - с управл ющим входом третьего ключа, отличающийс  тем, что. с целью повышени  точности, в него введены операционный усилитель, третий, четвертый, п тый и шестой токоог раничиваю- щие элементы, выполненные на резисторах, и повторитель напр жени , через который первый вывод накопительного элемента соединен с первыми выводами третьего и четвертого резисторов, вторые выводы которых

   0

   соединены соответственно с точками соединений первого резистора и третьего ключа и второго резистора и четвертого ключа, а между выходами источника образцовых напр жений включены последовательно соединенные п тый и шестой резисторы точка соединейи  которых подключена к инвертирующему входу операционного усилител , неинвертирующий вход которого соединен с выходом входного усилител , а выход подключен к первому выходу источника опорного напр жени , второй вход интегратора  вл етс  шиной нулевого потенциала.

   Vx

   Фиъ.1

   Лл/

   /07.3

   Фиг.З