SU1554129A1 - Сравнивающее устройство - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в аналого-цифровых преобразовател х, устройствах сравнени , а также в устройствах настройки и функциональной подгонки интегральных цифроаналоговых преобразователей. Цель изобретени  - повышение помехоустойчивости к помехе импульсного типа и надежности за счет упрощени . Введение второго конденсатора 8, инвертора 6, триггера 19 с их св з ми позволит исключить вли ние импульсной помехи на значение корректирующего напр жени , что повышает помехоустойчивость. При этом исключаетс  необходимость в дополнительном ключевом модул торе. Повышение помехозащищенности достигаетс  за счет интегрировани  импульсной помехи на всем интервале коррекции и получени  измерительной информации с прив зкой к периоду напр жени  питающей сети. Сравнивающее устройство содержит входные шины 1, 2, шину 3 напр жени  питающей сети, задающий генератор 4, первый и второй конденсаторы 5, 6, резистор 7, первый и второй ключевые модул торы 8, 9, выходную шину 10, дифференциальный усилитель 11, первый и второй счетчики 12, 13, два ключа 14, 15, инвертор 16, три триггера 17, 18, 19, мультиплексор 20, два элемента И 21, 22, два интегратора 23, 24, формирователь 25 импульсов, фазочувствительный детектор 26, блок 27 пороговых элементов, элемент ИЛИ 28. 4 ил.

Description

Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых преобразователях, устройствах сравнения электрических сигналов, а также в устройствах настройки и функциональной подгонки интегральных цифроаналоговых преобразователей (ЦАП).

Цель изобретения - повышение помехоустойчивости к помехе импульсного типа и надежности путем упрощения.

На фиг.1 изображена функциональная схема предлагаемого устройства; на фиг.2-4 - эпюры напряжений на выходах основных элементов предлагаемого устройства.

Сравнивающее устройство содержит входные Шины 1 и 2, шину 3 напряжения питающей сети, задающий генера- тор 4, первый и второй конденсаторы 5 и 6, резистор 7, первый и второй ключевые модуляторы и 9, выходнуюшину 10, дифференциальный усилитель 11, 13, три триггера 17-19 20, два элемента И 21· и 22, два интегратора. 23 и 24, формирователь 25 импульсов, фазочувствительный детек- . тор 26, блок 27 пороговых· элементов^ элемент ИЛИ 28. Выход блока пороговых элементов соединен с выходной шиной 10, а вход подключен к выходу второго интегратора 24, информационный вход которого соединен с выходом фазочувствительного детектора 26, первый вход которого соединен с выходом второго ключевого модулятора 9 и через первый ключ 14 - с входом первого интегратора 23. Выход последнего через второй ключ 15 соединен с прямым входом дифференциального усилителя 11, выход которого соединен с первым входом второго ключевого модулятора 9. Второй вход последнего соединен с общей шиной и с одним выводом резистора 7, другой вывод которого соединен через первый конденсатор '5 с выходом первого ключевого модулятора 8^ входы которого соединены с первой и второй входными шинами 1 и 2, а управляющий вход соединен с выходом первого триггера 17 и с первым входом первого элемента И 21, Шина 3 напряжения питающей сети соединена с вхо- $$ дом формирователя 25 импульсов. Выходы первого счетчика 12 соединены поразрядно с управляющими входами муль типлексора 20, переключаемые входы которого соединены с шинами логического нуля и единицы.' Выход инвертора 16 подключен к управляющему входу второго ключа 15, а вход - к управляющему входу первого ключа 14 и к прямому выходу второго триггера 18^ счетный вход которого соединен с первыми входами элементов И 21, 22 и с прямым выходом первого триггера 17 и с входом синхронизации третьего триггера 19. Информационный вход последнего соединен с выходом формирователя 25 импульсов, прямой выход подключен к второму входу первого элемента И 21 и к входу R-обнуления второго счетчика 13, а инверсный выход третьего триггера 19'соединен с вторым входом второго элемента И 22, Третий инверсный вход последнего соединен с.входом обнуления первого счетчика 12, с-входом обнуления второго интегратора 24 и с выходом стар-., шего разряда второго счетчика 13, счетный вход которого соединен с выходом второго элемента И 22,. а выходы младших разрядов подключены к входам элемента ИЛИ 28, выход которого по,единен с входом стробирования блока 27 пороговых элементов. Выход мультиплексора 20 соединен с управляющим входом второго ключевого модулятора 9, второй вход которого подсоединен к общей шине и через второй конденсатор 6 - к прямому входу дифференциального усилителя 11. Выход первого элемента И 21 соединен с управляющим входом фазочувствительного детектора 26, Счетный вход первого триггера 1.7 соединен с выходом переполнения первого счетчика 12, счетный вход которого подключен к выходу задающего генератора 4. На фиг.2-4 эпюры напряжений U.₄,

U'g $ Ид. Ug, Ь-и. 1Цзз П ^13 ’ ^14 » 13 ^на зыходах элементов

4, 20, 17, 9,11 и т.д.

Устройствосравнения работает следующим образом.

Сравниваемые напряжения и U₂ подаются на шины 1 и 2, На шину 3 . подается переменное напряжение (предположительно с вторичной обмотки сетевого трансформатора блока питания устройства) частотой 50 Гц, Формиро- , ватель 25 формирует из этого напряжения импульсы с периодом, равным 40 мс^ со скважностью, равной двум. Эти им5 пульсы поступают на вход D-триггера

19, на синхровход которого поступает сигнал частоты, полученной путем деления импульсного сигнала задающего ₍ генератора 4. С выхода триггера 19 t снимается импульсный сигнал с периодом 40 мс, со скважностью, равной двум, синхронизированный фронтом внут реннего сигнала, снимаемого с выхода первого триггера 17, Таким образом осуществляется привязка сигналов ; управления к фазе сигнала сети (50 Гц), На фиг.2 показаны эпюры напряжений, формируемых на выходах задающего генератора 4, мультиплексора. 20, триггера 17, дифференциального усилителя 11 и второго ключевого модулятора 9о В отличие от устройства-прототипа на входе дифференциального усилителя 11 отсутствует дополнительный ключевой модулятор,- Управление, указанного модулятора осуществлено по следующей причине. Если бы данное сравнивающее устройство служило для измерения разности входных напряжений Uj и ΙΪ ₂ ^;(т„е, имелась бы необходимость информации о соотношении этих напряжений, когда одно может быть значитель-но больше другого), то тогда исключение указанного ключевого модулятора привело бы к значительнрй потере . точности, В то же время, если считать^ что предлагаемое устройство имеет / свое основное назначение в фиксации момента равенства поданных на вход напряжений U₁ и U₂ и не предназначено для фиксации абсолютного значения их разности, то дополнительный ключевой модулятор на входе дифференциального усилителя I I может не оказаться столь эффективным, так как размах сигнала, поступающего на инверсный вход дифференциального усилителя I1 вместе с выбросами от переключения модулятора 8, умноженный на коэффициент передачи усилителя 11, оказывается много меньше всего активного диапазона дифференциального усилителя П.

Таким образом, промодулированный ключевым модулятором 8 сигнал и усиленный дифференциальным' усилителем 11 без искажений проходит на выход дифференциального усилителя 11 и ключевого модулятора 9 (фиг,2, эпюра U·_5ι график выполнен штриховой линией; U _g - график выполнен сплошной линией). Указанные эпюры приведены на фиг»2

1554129 ⁶ в предположении, что разомкнута обратная связь (элементы: интегратор 2.3 и ключ 15). Данное обстоятельство проявляется в том, что амплитуда импульсов положительной полярности сигналов , не равна амплитуде импульсов отрицательной полярности этих же биполярных сигналов, ' На фиг,3 в уменьшенном масштабе представлены эпюры напряжений на выходе ключевого модулятора 9 в случае разомкнутой указанной цепи обратной связи Uj и для случая замкнутой цепи ОС - Ug, Интегратор 23 вырабатывает напряжение коррекции каждый период снимаемого с триггера 18 сигнала с периодом, превышающим в два раза пе~ 20 риод сигнала модуляции ключевого модулятора 8, причем указанный период T_fe много меньше 20 мс - времени интегрирования информационного сигнала интегратором 24.

В изобретении корректирующее напряжение (напряжение на прямом входе дифференциального усилителя) не является постоянным в течение измерительного интервала 20 мс (фиг.З, эпюqθ pa U₂₃). Пусть в начальной момент (биполярный сигнал (фиг.З, эпюра Ug), имеющий неодинаковую вольтсекунцную .площадь импульсов положительной и отрицательной полярности, интегрируется интегратором 23. При этом второй ключ 15 находится в разомкнутом состоянии, В следующий период Т_м вход интегратора 23 размыкается ключом ' 14, а выход замьжается ключом 15 на 40 прямой вход дифференциального усилителя 11 и на обкладку конденсатора 6, который выполняет роль аналогового ЗУ, запоминая каждое предыдущее состояние интегратора 23, в отличие ст известного устройства, где коррекция происходит один раз в течении 40 мс (двух периодов напряжения питания сети), Это является основным различием устройства и предлагаемое устройство имеет более высокую помехозащищенность. Полагая, что для известного устройства импульсная помеха f вносит изменение в.значение корректирующего напряжения, то результат кор55 ректировки не достигает своего, оптимального значения, а погрешность наг?.· капливается каждый новый период Т_м на протяжении всего измерительного 20 мс интервала.

Таким образом, если известное устройство можно квалифицировать как устройство с постоянной коррекцией во веем измерительном интервале, то предлагаемое устройство можно отнести к устройству с плавающим напряжением коррекции в измерительном интервале 20 мс. Преимущество второго решения · очевидно с точки зрения подавления •импульсной наводки, а также подавления влияния сетевой помехи на результат корректирующего напряжения U_kop. Полагая основным назначением изобретения точную фиксацию момента равенства входных напряжений 11^ и U^, что необходимо обеспечить в процессе настройки и функциональной подгонки интегральных ПАП, которые выполняются ' на тонкопленочных цепочных резистивных элементах и подгоняются фиксацией относительного равенства своих ’ плеч, считаем, что на вход дифференциального усилителя 11 поступает сигнал низкого -уровня, усиление которого не приводит к существенным искажениям формы, При этом без существенного ущерба исключаются.дополнительный ключевой модулятор, установленный в известном устройстве между первым ^т конденсатором и инвертирующим входом дифференциального усилителя,, опускаются также элементы задержки, формирующие сигналы управления на цепь измерительного канала, что упрощает устройство сравнения.

На фиг.4 показан процесс получения измерительной информации (фиг,4, эпюры U j j, U j.,, U :„ ), Уцрав— ляющий.сигнал частотой 25 Гц и скважностью, равной двум, синхронизированный с промодулировапным сигналом, который поступает, с выхода ключевого модулятора 8, на 20 мс разрешает прохождение импульсов и через первый элемент И 21, на управляющий вход фазочувствительного детектора 26, который выполнен таким образом, что при U,7U₂ на вход интегратора 24’ поступают положительные импульсы двухполярного сигнала Ug , а при U> U, на вход интегратора 24 поступают отрицательные импульсы двухполярного сигнала U^. В течение 20 мс (фиг,4, эпюра U ₂₄) интегратор 24 заряжается до уровня А, пропорционального амплитуде импульсов U_g (фиг.З, эпюра Ug)„ На интервале производится снятие результата. Сиг нал 1'20» снимаемый с выхода элемента ИЛИ 28, осуществляет стробирование блока пороговых элементов, результатом опроса которого и является выходная информация, снимаемая на выходную шину 10, Таким образом, интегратор 23 предлагаемого устройства через один период модулированного сигнала и_п производит выделение постоянной составляющей из выходного сигнала усилителя 11 согласно следующей математической модели:

Гм и_ммт=~ ™ j (f(t_f)+V_hl) dt = = - ητ ν„;= , где ί - постоянная времени интегратора 23;

К_и - коэффициент передачи интегратора 23;

V_h1· - постоянная составляющая выходного сигнала ключевого модулятора в i-м периоде модулирующего сигнала от начала интервала t₁-t_l (фиг,4,

Т_м - период модулирующего сигнала υ_1Ί, т

При К_ц=1 (К_н=~) уже за первый такт работы интегратора 23 происходит компенсация постоянной составляющей V_nj (т.к. U_MHT =-V _ηι·) . Вследствие того, что постоянная составляющая выходного сигнала ключевого модулятора 9 характеризует, смещение средней линии входного напряжения (т.е. неравенство установившихся значений положительных и отрицательных амплитуд импульсов), то,компенсируя ее, мы тем самым добиваемся устранения влияния импульсных помех на результат компенсирования, т.е, повышаем помехоустойчивость сравнивающего устройства.

. Вследствие того, что в предлагаемом устройстве сравнения снятие . конечной информации происходит в строго определенном временном интервале в результате стробирования блока 27 пороговых элементов, то нет необходимости в запускающей шине и дополнительных связях. В целом предлагаемое устройство в сравнении с известным устройством характеризуется повышенной поме-·хоустойчивостыо и разрешающей способностью при относительной простоте ре

JO ализации, что достигается дополнительным введением запоминающего конденсатора 6, инвертора 16₂ триггера 19 и дополнительных связей.

Claims (1)

1. Формула изобретения

   Сравнивающее устройство, содержащее входные шины, подключенные к входам первого ключевого модулятора, ши- до ну напряжения питающей сети, задающий генератор, первый конденсатор, резистор, второй ключевой модулятор, выходную шину, дифференциальный усилитель, два· счетчика, два ключа, два 15 триггера, мультиплексор, два элемента И, два интегратора, формирователь импульсов, фазочувствительный детектор, элемент ИЛИ и блок пороговых элементов, выход которого соеди- 20 нен с выходной шиной, а вход подключен к выходу второго интегратора, информационный вход которого соединен с выходом фазочувствительного детек¹ тора, первый вход которого соединен с 25 выходом второго ключевого модулятора , и через первый ключ - с входом пёр: вого интегратора, выход которого πει рез второй ключ подключен к прямому входу дифференциального усилителя, 30 выход которого соединен с первым вхо,·*? дом второго ключевого модулятора, его второй вход соединен с общёй шиной и / с одним выводом резистора, другой вывод которого соединен через первый конденсатор с выходом первого ключевого модулятора, управляющий вход которого соединен с выходом первого триггера и с первым входом первого элемента И, шина напряжения питающей дд сети соединена с входом формирователя импульсов, а выходы первого счетчика . соединены поразрядно с соответствующими . управляющими входами мультиплексора, переключаемые входы которого 45 соединены с соответствующими шинами i-ro логического нуля и с шинами ί-й логической,.единицы, отличающееся тем, что, с целью повышения помехоустойчивости и надежности, доповнительно введены второй кфнденсятор, третий триггер и инвертор, выход которого подключен к управляющему входу второго ключа, а вход — к управляющему входу, первого ключа и к прямому выходу второго триггера, счетный вход которого соединен с первыми входами элементов И и с входом синхронизации третьего триггера, информационный вход которого соединен с выходом формирователя импульсов, поямой выход под;ключей к второму входу первого элемента И и к входу R-обнуления второго счетчика, а инверсный выход третьего триггера соединен с вторым входом второго элемента И, третий инверсный вход которого соединен с входом обнуления первого счетчика, с.вхрдом обнуления второго интегратора и с выходом старшего разряда второго 7 счетчика, счетный вход которого соединен с выходом второго элемента И, а выходы младших разрядов подключены

   1 .

   к соответствующим входам элемента ИЛИ, выход которого соединен с входом стробирования блока пороговых элементов, причем выход мультиплексора сое.-: динен с управляющим входом второго ключевого, модулятора, второй вход которого подсоединен к общей шине и через второй конденсатор к прямому входу дифференциального усилителя, выход первого элемента И соединен с управляющим входом фазочувствитель ного детектора, счетный вход первого триггера соединен с выходом переполнения первого счетчика, счетный вход которого подключен к выходу задающего генератора.