SU1522399A1

SU1522399A1 - Реверсивное пересчетное устройство

Info

Publication number: SU1522399A1
Application number: SU884363307A
Authority: SU
Inventors: Анатолий Феликсович Грумбин; Константин Владимирович Колесников; Лев Григорьевич Поляков; Юрий Алексеевич Торопов
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1988-01-12
Filing date: 1988-01-12
Publication date: 1989-11-15

Abstract

Изобретение относитс к цифровой электроизмерительной и вычислительной технике и может быть использовано в цифровых системах автоматического контрол и управлени . Цель изобретени - расширение диапазона коэффициентов пересчета устройства с возможностью оперативного управлени коэффициентом пересчета - достигаетс за счет новой организации пересчетного устройства, а именно при пр мом счете осуществл етс сравнение кода счетчика 1, работающего в режиме суммировани импульсов, и пр мого кода предустановки коэффициента на шине 17 пересчета компаратором 2. При обратном счете осуществл етс сравнение кода счетчика 1, работающего в режиме вычитани , и дополнительного кода предустановки коэффициента пересчета компаратором 3. Коэффициент пересчета определ етс кодом, поданным на шину 17 предустановки коэффициента пересчета, при этом код предустановки может принимать любые значени и ограничиватьс сверху только разр дностью реверсивного счетчика. 4 ил.

Description

и

ел ю ю

со со со

. //

/«

fuf.1

Изобретение относитс к цифровой электроизмерительной и вычислительной технике и может быть использовано в цифровых системах автоматического контрол и управлени .

Цель изобретени - расширение I функциональных возможностей за счет I увеличени диапазона коэффициентов i пересчета пересчетного устройства с ; возможностью оперативного управлени коэффициентом пересчета.

На фиг.1 представлена структурна схема реверсивногопересчетного ; устройства; на фиг.2 - структурна схема преобразовател пр мого кода в дополнительный; на фиг.З - временные диаграммы работы устройства; на фиг.4 - то,же.

.На фиг.1 выходы реверсивного счет чика j соединены соответственно с первой группой входов первого 2 и втрого 3 компараторов, первый вход реверсивного счетчика 1 вл етс перв входом устройства (вх,1) и соединен шиной 4 управлени пересчетного устройства, Через элемент НЕ 5 с первым входом первого элемента И 6, I с первым входом второго элемента И : 7 и входом,формировател 8 импульсов I а счетный вход реверсивного счетчика j 1 вл етс вторым входом устройства ,(вх. 2) и соединен с шиной 9 импуль i сов, первый выход первого компаратор i 2 соединен со вторым входом второго I элемента И 7, выход которого соеди- i нен с первым входом элемента ИЛИ 10, I выход которого соединен-с первым входом третьего элемента И 11, S- входом первого RS-триггера 12 и счет I ным входом D-триггера 13, выход кото рого соединен с вторым входом третьего элемента И 11, выход которого . соединен с выходной шиной 14 пересчетного устройства и R-входом реверсивного счетчика 1, первый выход второго компаратора 3 соединен со вторым входом первого элемента И 6, выход которого соединен со вторым входом элемента ИЛИ 10, выход формировател 8 импульсов соединен с первым входом четвертого элемента И 15, второй и третий входы которого соединены со вторыми вькодами соответ- CTJBeHHO первого 2 и второго. 3 кокпа- раторов, а выход че вертого элемента И 15 соединен с R-входами первого триггера 12 и D-триггёра 13, выход первого триггера 12 соединен с D-BXO

0

5

Q 5 Q Q

5

0

дом D-триггера 13, втора группа входов первого компаратора 2 соединена соответственно со входами преобразовател 16 пр мого кода в дополнительный и входной шиной 17 предустановки коэффициента пересчета, выходы преобразовател 16 пр мого кода в дополнительный соединены соответственно со второй группой входов второго компаратора 3.

Реализаци преобразовател 16 пр мого кода в дополнительный представлена на фиг.2..

Устройство работает следующим образом .

В исходном состо нии реверсивный счетчик 1 и триггер 13 наход тс в состо нии логического О, триггер 12 находитс в состо нии логической 1. В режиме сложени на шину 4 управлени поступает сигнал положительной пол рности (фиг. За, 4а) .и реверсивный счетчик 1 измен ет свое состо ние по.переднему фронту

входных импульсов, поступающих ,1,3

шину 9 (фиг. Зб, 4б) при этом производитс сравнение кода на выходе реверсивного счетчика 1 с кодом предустановки с помощью компаратора 2. При достижении реверсивным счетчиком 1 кода предустановки сигнал с первого выхода компаратора 2 переходит из состо ни О в 1 (фиг. Зв, 4в). В режиме сложени единичный сигнал с первого выхода компаратора 2 проходит через элементы И 7, ИЛИ 10, устанавлива триггер 13 в единичное состо ние, и на вход элемента И 11. На вьжоде триггера 13 устанавливаетс логическа 1, тем самым устанавлива на выходе элемента И 11 единичный уровень . Единичный сигнал переводит реверсивный счетчик в нулевое состо ние . С шины 14 снимаетс выходной импульс (фиг, Зе, 4е). Длительность импульса определ етс временами срабатывани триггера 13 и переходом реверсивного счетчика 1 JB нулевое состо ние . В дальнейшем при поступлении импульсов на шину 9 происходит по вление на шине 14 выходных импульсов с частотой в N раз меньшей входной частоты, где N - код предуста- новки на шине 17,

Если после поступлени п импульсов на сложение () на шину 4 управлени поступил.сигнал логическо

го О (фиг. ЗА, ЗБ, 4А, 4Б), то реверсивный счетчик 1 переходит в режим вычитани . При этом формирователь 8 импульсов выдает в момент переключени знака импульс (фиг. Зж, 4ж), который поступает на первый вход элемента И 15, Дл нормальной работы устройства выходной импульс с шины 14 должен проходить только после прохождени на входную шину 9 после изменени знака (п + Tl) импульсов , Так как код предустановки на шине 17 может быть установлен в пределах.разр дности реверсивного счетчика, то следует рассмотреть два соотношени кодов в момент перехода со сложени на вычитание: и МдопбпсЫ.

В случае, если после Перехода в режим вычитани импульс с формировател 8 импульсов не проходит через элемент И 15 (фиг. Зз), так как он закрыт сигналом низкого логического уровн со второго выхода второго компаратора 3 (фиТг. 3л). При работе в режиме вычитани осуществл етс сравнение кода реверсивного счетчика 1 с кодом на выходе преобразовател 16 пр мого кода в дополнительный (,), который образуетс из кода предустановки, снимаемого с шины 17 предустановки.

На фиг.2 представлена возможна реализаци преобразовател 16 пр мого кода в дополнительный, где т-раз- р дный код N поступает на входы группы элементов НЕ 18, выходы которых соединены с первыми входами сумматора 19, на младший разр д вторых входов которого поступает сиг-;

нал логическа разр ды

I111I i I

на остальные

входов подан сигвторых

нал логического О, выходы сум- матора 19 вл ютс выходом преобразовател пр мого кода в дополнительный и представл ют собой т-разр дный код Кдоп . Преобразователь 16 пр мого кода в дополнительный организует дополнительный код из обратного кода путем его сложени с единицей. Пос- . ле поступлени п импульсов на вычитание реверсивный счетчик 1 переходит в нулевое состо ние, в дальнейшем поступающие импульсы измен ют его состо ние от единичного во всех разр дах до равенства его кода коду доп При достижении реверсивным счетчиком 1 кода Nдoп , снимаемого с

0

5

0

5

0

5

0

5

0

5

выхода преобразовател 16 пр мого кода в дополнительный, сигнал с первого выхода компаратора 3 переходит из логического О в 1 (фиг. Зи). Единичный сигнал проходит через элементы И 6 и ИЛИ ; 10 на вход элемента И 11 и на S-вход триггера 12 и счетный вход триггера 13. Единичный сигнал , проход через элемент И 11, переводит реверсивный счетчик 1 в нулевое состо ние. С шины 14 снимаетс выходной импульс- (фиг. Зе). При дальнейшем поступлении импульсов на шину 9 происходит по вление на шине 14 выходных импульсов с частотой в N раз.меньшей входной частоты.

В случае, если Кд п N, после перехода в режим вычитани импульс с выхода фор{ ировател 8 импульсов проходит через элемент И 15 (фиг. 4з), так как элемент И 15 открыт сигналами со вторых выходов компараторов 2 (фиг. 4к) и 3 (фиг.4л). Импульс поступает на R-входы триггеров 12 и 13 и устанавливает их в нулевое состо ние (фиг. 4д, ж). При работе в режиме вычитани осуществл етс сравнение кода реверсивного счетчика 1 с кодом на выходе преобразовател 16 пр мого кода в дополнительный. В момент первого равенства кодов при прохождении на счетчик п, импульсов (п,г:п) сигнал с первого выхода ком- паратора 3 переходит из состо ни логического О в 1 (фиг. 4и). Единичный сигнал проходит через элементы И 6, ИЛИ 10 на вход элемента И 11, на S-вход триггера 12, устанавлива его в единичное состо ние , и на сче-тный вход триггера 13. Триггер 13 остаетс в состо нии О, так как до поступлени импульса на счетный вход на его D-входе был установлен нулевой сигнал. Элемент И 11 закрыт потенциалом триггера 13 и выходной импульс отсутствует (фиг.4е). После поступлени п импульсов на вычитание реверсивный счетчик 1 переходит в нулевое состо ние, в дальнейшем поступающие на его вход импульсы измен ют его состо ние, от единичного во всех разр дах до равенства его кода коду Кдоп. При повторном равенстве кодов единичный сигнал с первого выхода компаратора 3 (фиг. 4и) проходит через элементы И 6, ИЛИ 10 на вход элемента И 11, на S-вход триггера

10

1522399

мен его состо ни , на вход триггера 13, перевод . Триггер 13 открывает И 11, и единичный сигнал проR-вход реверсивного счетчиревод его в нулевое состо ины 14 снимаетс выходной (фиг. 4е) .

ьнейшем при поступлении имна шину 9 происходит по влешине 14 выходных импульсов ой в N раз меньшей входной

гичным образом устройство и при переходе от вычитани ию. Формирователь 8 импульсов момент переключени знака (фиг. Зж, 4ж), который пона Первый :вход элемента И 15 также возможно два случа :

15

20

в

111

N

сч сч че ци бы 15 из да

Ф

ст дв ко ре ме пе щ ши за не сч оп то ко ко те эл и сч пе ро ве вх вы вх ны л ус ко вт со Ш пе Sдо ди ме вы со сч па пе со ИЛ

п„ N и

NAOP

п- g,N, где и - число импул1 сс в, поступившее на реверсивный счетчик 1 за период между обнулением и моментом перехода от вычитани к сложению.

В первом случае () элемент И 15 будет закрыт сигналом низкого логического уровн со второго выхода первого компаратора 2 (фиг. Зв), реверсивный счетчик 1 работает на сложение по поступлению на его.входную шину 9 импульсов до тех пор, пока Не обнулитс после его переполнени , в дальнейшем его работа про

исходит так, как объ снено в первой части описани работы (фиг. 3).

Во втором случае (NдQp ng N) так же, как и во втором случае ра- боты на вычитание, элемент, И 15 от крыт и сигнал в формирователе 8 импульсов (фиг. 4ж) поступает на R-входы триггеров 12 и 13 и устанавливает их в нулевое состо ние (фиг . 4и, д) Обнуление реверсивного счетчика i 1 и выдача выходного импулса при этом происходит только в момент второго равенства состо ни реверсивного счетчика и кода N(фиг.4 На шине 14 наблюдаютс импульсы с частотой N раз меньшей входной часто ты.

в реверсивном пересчетном устройстве , таким образом, правильно выдаетс сигнал делени частоты в случае изменени направлени счета при любом состо нии реверсивного счетчика при любом коэффициенте пересчета N, который может быть установлен

0

22399

8

в пределах от 2 до (N - 1), где

111 1-1 m

N 2 , m-разр дность реверсивного

счетчика. Например, если в качестве счетчика 1 используетс реверсивный четырехразр дный счетчик, то коэффициент пересчета устройства может быть установлен в пределах от 2 до 15 и при необходимости его можно измен ть в этих пределах путем подачи нового кода на шину 17.

Claims

Формула изобретен

5

0

5

0

5

40

45

50

55

Реверсивное пересчетное устройство , содержащее реверсивный счетчик, два элемента И, элемент НЕ, вход которого соединен с первым входом реверсивного счетчика, а выход элемента НЕ соединен с первым входом первого элемента И, отличающеес тем, что, с целью расширени функциональных возможностей за счет увеличени диапазона изменени коэффициента пересчета пересчетного устройства с возможностью оперативного управлени коэффициентом пересчета введены первый и второй компараторы, преобразователь пр мого кода в дополнительный, формирователь импульсов, третий и четвертый элементы И, элемент Ю Ш, RS-триггер и D-триггер, выходы реверсивного счетчика соединены соответственно с первой группой входов первого и второго компараторов, аервый вход реверсивного счетчика вл етс первым входом устройства и соединен с первым входом второго элемента И и входом формировател импульсов, счетный вход реверсивного счетчика вл етс вторым входом Пересчетного устройства, первый выход первого компаратора соединен с вторым входом второ.го элемента И, выход которого соединен с первым входом элемента ШШ, выход которого соединен с первым входом третьего элемента И, Sвходом RS-триггера и тактовым входом D-триггера, выход которого соединен с вторым входом третьего элемента И, выход которого вл етс выходом пересчетного устройства и соединен с R-входом реверсивного счетчика, первый выход второго компаратора соединен с вторым входом первого элемента И, выход которого соединен с вторым входом элемента ИЛИ. выход формировател импульсов

соединен с первым входом четвертого элемента И, второй и третий входы которого соединены с вторыми выходами соответственно первого и второго компараторов, а выход четвертого элемента И соединен с R-входа152239910

ми RS-триггера и D-триггера, втора группа входов первого компаратора вл етс входом предустановки и соединена через преобразователь пр мого кода в дополнительный с второй группой входов второго компаратора.

фиг. 2

а

ifn

и,

N Г7 fi N

9пг

%/т| -А йгЛл

Ndon

фаз.4