SU1506593A1

SU1506593A1 - Кодирующее устройство телевизионного сигнала

Info

Publication number: SU1506593A1
Application number: SU874222788A
Authority: SU
Inventors: Сергей Анатольевич Куликов; Виктор Петрович Кувыршин
Original assignee: Предприятие П/Я А-1772
Priority date: 1987-04-06
Filing date: 1987-04-06
Publication date: 1989-09-07

Abstract

Изобретение относитс к технике телевидени . Цель изобретени - уменьшение избыточной информации. Устройство содержит АЦП 1, блок 2 пам ти, умножитель 3, сумматор 4, блок 5 кодировани . Цель достигаетс введением в устройство коммутатора 6, блока 7 сравнени кодов и преобразовател 8 кодов. В блоке 7, состо щем из трех компараторов, каждый из трех элементов изображени X_I сравниваетс с кодом средней ркости A₁ и результат сравнени - разр д S_I матрицы знаков S поступает в преобразователь 8. В преобразователе 8 трехразр дный код S преобразуетс в двухразр дный код S по правилу: (100) и (011) → (00), (010) и (101) → (01), (001) и (110) → (10), (111) → (11). С выхода преобразовател 8 код S передаетс на управл ющий вход коммутатора 6 и в блок 5. В блоке 5 код задерживаетс на врем квантовани A₁ и X_I. Как A₁, так и X_I подвергаютс грубому квантованию: разр дность A₁ уменьшаетс на одну двоичную единицу, а разр дность X_I - на две двоичные единицы. 2 ил., 1 табл.

Description

ел

сл

о

00

Изобретение относитс к технике телевидени и может быть использовано дл кодировани телевизионного сигнала.

Цель изобретени - уменьшение избыточной информации.

На фиг. 1 представлена электрическа структурна схема кодирующего устройства телевизионного сигнала; на фиг. 2 - блок кодировани .

Кодирующее устройство телевизионного сигнала (фиг. 1) содержит аналого-цифровой преобразователь (ЛЦП) 1, блок 2 пам ти, умножитель 3, сумматор 4, блок 5 кодировани , коммутатор 6, блок 7 сравнени кодов, преобразователь 8 кодов.

Блок 5 кодировани (фиг. 2) содержит преобразователи 9 и 10 кодов, блок 11 задержки.

Кодирующее устройство телевизионного сигнала работает следующим образом .

приведенной в таблице. В блоке 5 код S задерживаетс на врем квантовани а и Х|. Как а,, так и Х; подвергаютс грубому квантованию; разр дность а, уменьшаетс на одну двоичную единицу , а разр дность X,- - на две двоичные единицы. Семиразр дный код а, шестиразр дный код X; и двухразр дный код S, т.е. п тнадцатиразр дный параллельный код поступает на выход устройства.

Claims

Формула изобретени

Кодирующее устройство телевизионного сигнала, содержащее последовательно соединенные аналого-цифровой преобразователь, блок пам ти, умножитель и сумматор, а также блок кодировани , отличающеес тем, что, с целью уменьшени избыточной информации, введены последовательно соединенные блок сравнени кодов.

у С выхода АЩ1 1 восьмиразр дные первый вход которого соединен с выхо30

35

менты изображени поступают в блок 2 пам ти, где формируетс группа из трех элементов изображени Х, X и Xj. С выхода блока 2 пам ти все три элемента передаютс в умножитель 3 и далее в сумматор 4. В результате формируетс сигнал (1/3)( - код средней ркости а,, который поступает в блок 7 сравнени кодов и в блок 5 кодировани . В блоке 7, состо щем из трех компараторов, каждый из трех элементов Х,(,3) сравниваетс с а и результат сравнени - разр д S ; матрицы знаков S поступает в преобразователь 8 кодов. В преобра- Q

зователе 8 кодов трехразр дный код S

преобразуетс в двухразр дный код S

по правилу: (100) и (011)-(00), (010) и (101)-(01), (001) и (110)- (10), (111) - (И).

С выхода преобразовател 8 кодов код § передаетс на управл ющий вход коммутатора бив блок 5 кодировани На информационный вход коммутатора 6 поступают три элемента Х,Х,,,Х2. Если , к выходу ког-{мутатора 6 подключаетс Х, если 01 - Х и в слудом сумматора, преобразователь кодов и коммутатор, другой вход которого объединен с вторым входом блока сравнени кодов и соединен с выходом блока пам ти, а выход соединен с первым входом блока кодировани , второй и третий входы которого соединены с выходами соответственно сумматора и преобразовател кодов.

45

50

160 161 162

чае 10 - Xj. Когда S 11, то Х, J и к выходу коммутатора 6 подключаетс X,. С выхода коммутатора 6 восьмиразр дный элемент Xj передаетс на вход блока 5, в котором а, и X ; у квантуютс в соответствии со шкалой,

0010100000 0010100001 0010100010

53 53 53

1011111100254

1011111101255

00110101

001 toior

00110101

11111110 11111111

дом сумматора, преобразователь кодов и коммутатор, другой вход которого объединен с вторым входом блока сравнени кодов и соединен с выходом блока пам ти, а выход соединен с первым входом блока кодировани , второй и третий входы которого соединены с выходами соответственно сумматора и преобразовател кодов.

35

Q

45

160 161 162

у

0010100000 0010100001 0010100010

53 53 53

00110101

001 toior

00110101

1011111100254

1011111101255

11111110 11111111

а/

)(L

/

S.

10

//

(риг. г