SU1506510A1 - Устройство дл сравнени двух частот - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может найти применение, например, в системах регулировани  скорости вращени  электродвигателей. Цель изобретени  - получение регулируемой зоны нечувствительности. В устройство, содержащее счетчики 1, 2 импульсов, триггер 5, элемент ИЛИ 9, введены перестраиваемые дешифраторы 3, 4, триггеры 6, 7, 8, элемент задержки 10, анализатор 11 состо ни . Перестраиваемый дешифратор 3 (4) содержит блок 17 (18) переключателей и элемент И 19 (20). Счетчики 1, 2 подсчитывают импульсы сравниваемых частот. По достижении установленного числа на выходе дешифратора 3 (4) по вл етс  сигнал, устанавливающий в "1" триггер 7 (8). При переполнении одного из счетчиков состо ни  триггеров 7, 8 перенос тс  в триггеры 5,6. Если триггеры 7,8 устанавливаютс  до переполнени  одного из счетчиков 1, 2, анализатор 11 сигнализирует о равенстве частот. В противном случае индицируетс  неравенство частот. 1 з.п. ф-лы, 1 ил.

Description

15 /б

СП

ел

3150

Изобретение относитс  к импульсно технике и может найти применение, например, в системах регулировани  скорости вращени  электродвигателей.

Цель изобретени  - обеспечение возможности регулировани  зоны нечувствительности .

Ffa чертеже показана структурна  схема устройства.

Устройство содержит первый 1 и второй 2 счетчики импульсов, первый 3 и второй 4 перестраиваемые дешифраторы , с первого по четвертый триггеры 5-8, элемент ШШ 9, элемент 10 задержки, анализатор 11 состо ний, первую 12 и вторую 13 входные шины, первую 14, вторую 15 и третью 16 выходные шины.

Счетные входы первого 1 и второго .2 счетчиков соединены соответственно с первой 12 и второй 13 входными шинами, а выходы переполнени  соот- ветственно с первым и вторым входами элемента ИЛИ 9, выход которого соединен с С-входами первого 5 и второго 6 триггеров и через элемент 10 с R-входами третьего 7 и четвертого 8 триггеров и входами сброса счетчиков 1 и 2, выходы разр дов каждого из которых поразр дно соединены с входами перестраиваемых дешифрато- ров 3 и 4 соответственно, выходы которых соединены с R-входами соответственно третьего 7 и ч етвертого 8 триггеров, выходы которых соединены с D-входами соответственно первого 5 и второго 6 триггеров, выходы которых соединены соответственно с первым и вторым входами анализатора 11, первый, второй и третий выходы которого соединены с соответствующими выходными шинами 14-16.

Каждый из перестраиваемых дешиф- раторов содержит блок 17 (18) переключателей и элемент И 19 (20), выход которого  вл етс  выходом дешифратора . Блок 17 (18) обеспечивает подключение к входам элемента И 19 (20) с разр дов, кроме старшего счетчика 1 (2), дл  задани  зоны нечун- ствительности. Выход старшего разр да счетчика 1 (2) подключен к соответствующему входу элемента И 19 (20 посто нно.

Анализатор 11 представл ет собой логическую схему, вьшолн ющую следующие операции:

F,, Q 5 . F,5 Q 6 F,, Q 5- Q 6,

где F,, F,j., Fjj - логические уровни на выходных шинах 14-16; Q5, Q6 - логические уровни на выходах триггеров 5 и 6.

Устройство работает следую1 ;им образом .

В исходном состо нии счетчики 1 и 2 наход тс  в состо нии О. Импульсы сравниваемых частот и fg поступают с входных шин 12 и 13 на счетные входы счетчиков 1 и 2. Обозначим А и В значени  кодов в счетчиках 1 и 2 соответственно, при которых на выходах дешифраторов 3 и 4 по вл ютс  единичные уровни, N - количество импульсов, после подсчета которого по вл етс  единичный уровень на выходах переполнени  счетчиков 1 или 2

Если все разр ды блоков 17 и 18 в дешифраторах 3 и 4 замкнуты, зона нечувствительности отсутствует. Пусть, например, f fg. Тогда на выходе дешифратора 3 уровень 1 по витс  раньше, чем на выходе дешифратора 4. Триггер 7 установитс  этим перепадом в 1. Следующий после этого импульс переполнени  с выхода счетчика 1, пройд  через.эле- мент ИЛИ 9, перепишет состо ние триггеров 7 и 8 в триггеры 5 и 6 соответственно , после чего, пройд  через рлемент 10, сбросит в нулевое состо ние счетчики 1 и 2 и триггер 7. В результате получитс  Q5 1, Q6 О и единичньй уровень по витс  на шине 15, что соответствует случаю . Аналогично работает устройство в случае f в f д.

Пусть в блоках 17 и 18 часть контактов разомкнута. При э том на соответствующие входы элементов И 19 (20 посто нно подаетс  логический уровень 1. Возможны следующие ситуации .

Если логические уровни 1 по в тс  на выходах дешифраторов 3 и 4 раньше, чем на выходе переполнени  одного из,счетчиков 1 или 2, то к моменту по влени  сигнала пер.еполне- ни  третий 7 и четвертый 8 триггеры будут в состо нии 1. По сигналу переполнени  уровень перепишетс  в триггеры 5 и 6 и на выходной

515

шине 14 по витс  сигнал, свидетельствующий , что f fg f: точностью до зоны нечувствительности, определ емой разност ми II - А и N - В.

Если сигнал переполнени  на выходе счетчика 1 по витс  раньше, чем уровень 1 на выходе дешифратора 4, то будет зафиксировано состо ние f/( fg. Аналогично, если сигнал пе- реполнени  на выходе счетчика 2 по витс  раньше, чем уровень 1 на выходе перестраиваемого дешифратора 3, то будет зафиксирована ситуаци  ff f/ . В первом из этих случаев зона нечувствительности определ етс  блоком 18, во втором - блоком 17. Таким образом, величина зоны нечувствительности в устройстве сравнени  частот регулируетс , причем незави- симо дл  случаев f/i fgHf/, .

Claims (2)

1. Устройство дл  сравнени  двух частот, содержащее нервьй и второй счетчики импульсов, счетные входы которых соединены с первой и второй входными шинами соответственно, а входы сброса объединены, первый триг- гер и элемент ИЛИ, первый вход которого соединен с выходом переполнени  первого счетчика импульсов, отличающеес  тем, что, с целью обеспечени  возможности регулировки зоны нечувствительности, в него вне- дены первый и второй перестраиваемые дешифраторы, второй, третий и четвертый триггеры, элемент задержки и анаО6

лизатор состо ний, первый и второй входы которого соединены с выходами первого и второго триггеров соответственно , а с первого по третий выходы сое;;инены с первой, второй и третьей выхо;;ными шинами соответственно причем второй вход элемента ИЛИ соединен с выходом переполнени  второго счетчика импульсов, а выход - с С-вхолами первого и второго триггеров И, через элемент задержки с R-входами третьего и четвертого триггеров, а с входом сброса первого счетчика импульсов, при этом выходы первого и второго счетчиков- импульсов поразр дно соединены с входами соответственно первого и вто рог о перестраиваемых дешифраторов, выходы которых соединены с входами соответственно третьего и четвертого триггеров, выходы которых соединены с D-входами соответственно первого и второго триггеров.

2. Устройство по п.1, о т л и - чающеес  тем, что перестра- ивлемый дешифратор содержит элемент И и блок переключателей, причем выход и вход старшего разр да элемента И  вл ютс  соответственно выходом и входом старшего разр да перестраиваемого дешифратора, входами остальных разр дов которого  вл ютс  замыкающие контакты разр дов блока переключателей, размыкающие контакты которых соединены с шиной логической единицы, а переключающие контакты соединены с соответствующими входами элемента И.