SU1501302A1

SU1501302A1 - Устройство дл цифроаналогового преобразовани

Info

Publication number: SU1501302A1
Application number: SU864132847A
Authority: SU
Inventors: Николай Николаевич Устинов
Original assignee: Предприятие П/Я М-5044
Priority date: 1986-08-22
Filing date: 1986-08-22
Publication date: 1989-08-15

Abstract

Изобретение относитс к вычислительной и измерительной технике и может быть использовано, например, в цифровых звуковых проигрывател х и измерительных преобразовател х. Цель изобретени - упрощение устройства. Устройство содержит бипол рный источник 1 опорного напр жени , кодоуправл емую резистивную матрицу 2, умножающий цифроаналоговый преобразователь 3, режекторный фильтр 4, преобразователь 5 кода, блок 6 сдвига входного кода, входную 7 и выходную 8 шины. Цель изобретени достигаетс за счет получени аналогового эквивалента, начина со старшего значащего разр да, с последующим масштабированием в зависимости от старших разр дов входного кода и фильтрацией полученного аналогового сигнала. 2 ил.

Description

J2) / 3

вь/ход

(fual

31 5П

изобретение относитс к вычислительной и измерительной технике и может быть использовано, например, в ИИФТ1ОПЫХ звуковых проигрывател х и измерительных преобразовател х.

Цель изобретени - упрощение устройства .

На фиг. 1 представлена функциональна схема устройства j на фиг. 2 пример реализации преобразовател кода .

Устройство содержит бипол рный источник 1 опорного напр жени , кодо управл емую резистивную матрицу 2, умножающий цифроаналоговый преобразователь (ЦДЛ) 3, режекторный фильтр 4, преобразователь 5 кода, блок 6 сдвига входного кода, входную 7 и выходную 8 шины.

В качестве источника 1 могут бо1ть использованы, например, два источника опорного напр жени противоположной пол рности, управл емые знаковым разр дом с помощью аналогового переключател . В качестве фильтра А можно применить фильтр с LC-контуром последовательного резонанса со сравнительно низкой добротностью.

Блок 6 представл ет собой любую поразр дную сдвигаюцую входной код схему, например, выполненную как многоразр дный yльтипл;: кcop.

Кодоуправл ема матрица 2 можгг быть представлена на резисторах R - 2R с выходом по напр жению, а ЦЛП 3 с использованием матрицы 2R-4R с суммированием токов оперзционньп усилителем. Номиналы резисторов R-2R и 2R-4R тIoзnoл lT непосредственно соед1;51 , гь так е матрицы, поскольку в этом случае выходное и входное соп- ротивлочи их согласованы и не происходит потерь сигналов и нарушени ТОЧНОСТ1 работы.

В качестве преобразовател 5 может быть применена комбинащюнца схема (фиг. 2), таблица истинности которой Гм ивех сна ниже, знак X означает безразличное состо гше рачр да. Цифры на входах и выходах означают номер разр да, при . ем более старишй разр д имеет больший номер.

Преобразователь 5 может быть также реализован на посто нном запоминающем устройстве с той же таблицей истинности.

Представленные примеры рассчитаны на применение 16-разр дного yct-poii 10

15

20

25

30

31.

40

45

50

55

CTB. i, т, I . н случае, обычном дл циф- рон1,1л чнукогилх пронг рыв телей, и 1 2-р,-гп1ПЛИ(1п матрицы 2, разрешающа способно.-П) KOTopoii, как и tlA 3, обе с ПС читаетс подгонк(;й резис 1 оро лазерным .чучом по тсхнсиьл ии, ной при ичготоБлении сериГшых цифро- аналоговых преобразователей.

ycTpoi fCTHO работает следу|01;(им образг)м.

Входным кодом устройства в рассматриваемом случае вп етс параллельный бипол рный двоичный код с разр дом знака и ман 1 иссой в ир мг.м коде .

Знаковый разр д входного кода уст- ройстпа поступает на упрлв:1 ю;Ц 11 вход источника 1, вь ;лю 11с го oiiop ri-.in аналоговый сигнал COOTI ei ствуы Я1 и пол рности, который поступает на вхчд матриЩ) 2 с выходным ана.пс очым сиг-- HiuioMj, гоступаюишм на вход ЦЛП 3,

Старип е разр д,. мантис ы входного кода устрт1 стпа поступают на входи прегбразов тел 5, который обегпе- чиплет сдвиг влево с помощью блока 6 части старших значап,нх разр дов мантиссы. Код : тих слнинутьгх влево CT ipuiiix разр дов ;peor-;i;i чуетс ri jp- вом м.п рицеь 2, количесппо ко;;оиых 1;хпдоп KOTopoi i рапно KojunecTFiv рь - хидси б-и:ка 6. Дл приведенного примера пеаличации устроГгс Г вл код :. е;11Я л разр дов мантиссы, к;)М- Kt Toporo 1федставл1 иы п грл-- ;е Вход таблицы, преоб11; 1зуетс в коды перпьгх выходов преобразог .а гглп 5, которые приведены н графе Упр. сигнал 1;1блицы. В зависимости ог кодов первых выходов преобразовател 5 блок 6 с. Ишгает 12 разр дов (начина со старших) 15-разр дной мантиссы на О, 1, 2 и 3 разр да влево. Преобразователь 5 в зависимости от состо нии старших разр дов ь антигс1 выдает также коды на свои:: вторых выходах, которые управл ют коэффпп,п- ентом передачи ОДП 3.

Дп« приведенного примера реализации устройства в зависимости от состо ни трех старших разр дов 15-т)ач- р дно мантиссы преобразователь 5 вырабатывает на своих вторых выходах , 6-рлзр дные коды, содержащие группы из трех 1. сдвигаемых вправо на О, 1, 2 1 3 разр дов п соотпегст- вии с графой Вьгход . Р)1:.1ход- пые коды содержат группы 111 из услопи обеспе-чени максимального ко- эс1)фициента передачи НАЛ 3, наиболее близкого к 1 (в этом случае он равен 7/8), и минимальных агнмпатных затрат на построение этой матрицы и блока 5.

Таким образом, старшие значащие разр ды мантиссы входного кода устройства преобразуютс в анало -овый сигнал пол рности, соответствующей коду знакового разр да, который затем масштабируетс и подаетс на фильтр 4.

PI а-г;изаци устройства позвол ет fiOiiyt jTb анадоговь й эквивалент мно- . i:in;j ф дного цифрового сигнала с при- бли -тель и посто нной относительно текущего значени сигнала разрешающей способностью и тем самым обеспечить широкий динамический диапазон преобразовани . Если не использовать режекторный фильтр 4, то при малых значени х цифровых сигналов абсолютна погрешность преобразовани имеет ту же величину, что и в известных ранее устройствах, а цри возрастании сигналов, подлежащих преобразованию, возрлстает.

Перва гармо}1Г ка погрешности в преобразовании г.ифрового сигнала в аналоговый экв)валснт частоту, рапную половине частоты дискретизации , и может сильно вли ть на качест- ро 1у1фроаналоговог о преобразовани .

телеи, не предъ вл етс и становитс вполне реальньм построение 16-разр дного цифроаHajiог ь; i о преобрлзо- вател с частотои дискгч 200 кГ ц при минимальном количестве его монтажны : частеГ и относи 1чч7ьно низкой стоимости.

10

20

15

Claims

Формула изобретени

Устройство дл цифроаналогового преобразовани , содержащее кодоуправ- л емую резистивную матрицу, умножающий цифроаналоговый преобразователь, преобразователь кода и источник опор- 25 ного напр жени , выход которого соединен с информационным входом кодо- управл емой резистивной матрицы, выход которой соединен с информационным входом умножающего гдифроаналого- вого преобразовател , о т л и ч а ю- щ е е с тем, что, с целью упрощени , оно содержит блок сдвига входного кода и режекторный фильтр, а источник опорного напр жени выполнен бипол рным, причем информационные

30

При подавлении этой гармоники погреш- входы блока сдвига входного кода и ность выходного сигсала многоразр д- управл ющий вход бипол рного источни- ного устройства цифроатгалогового преобразовани в полосе частот до 3/240

значени частоты дискретизации не превысит ошибки квантовани . При не- обхо,1химости можно подавить дополнительными фильтрами третью, п тую и т.п. гармоники сигнала оап-1бки.

Поскольку разр дность матрицы 2 и ЦАП 3 значительно меньше общей разр дности преобразовани , может быть существенно повышена скорость преобразовани . При этом повышенных требований к реализации резисторов и коммутадаонных элементов декодирующих матриц, вл ющихс основным преп тствием на пути построени высококачественных цифроаналоговых преобразова45

50

ка опорного напр жени вл ютс входной шиной устройства, перва группа выходов преобразовател входного кода соединена соответственно с управл ющими Входами блока сдвига входного кода, выходы которого соединены соответственно с управл ющими входами кодоуправл емой резистивной матрицы, входы преобразовател входного кода подключены соответственно к группе старших разр дов входной шины устройства , а втора группа выходов соединена соответственно с управл ющими входами умножающего цифроаналогового преобразовател , выход которого соединен через режекторный фильтр с выходной шиной устройства.

телеи, не предъ вл етс и становитс вполне реальньм построение 16-разр дного цифроаHajiог ь; i о преобрлзо- вател с частотои дискгч 200 кГ ц при минимальном количестве его монтажны : частеГ и относи 1чч7ьно низкой стоимости.

Формула изобретени

Устройство дл цифроаналогового преобразовани , содержащее кодоуправ- л емую резистивную матрицу, умножающий цифроаналоговый преобразователь, преобразователь кода и источник опор- ного напр жени , выход которого соединен с информационным входом кодо- управл емой резистивной матрицы, выход которой соединен с информационным входом умножающего гдифроаналого- вого преобразовател , о т л и ч а ю- щ е е с тем, что, с целью упрощени , оно содержит блок сдвига входного кода и режекторный фильтр, а источник опорного напр жени выполнен бипол рным, причем информационные

входы блока сдвига входного кода и управл ющий вход бипол рного источни-

входы блока сдвига входного кода и управл ющий вход бипол рного источни-

40

45

50

ка опорного напр жени вл ютс входной шиной устройства, перва группа выходов преобразовател входного кода соединена соответственно с управл ющими Входами блока сдвига входного кода, выходы которого соединены соответственно с управл ющими входами кодоуправл емой резистивной матрицы, входы преобразовател входного кода подключены соответственно к группе старших разр дов входной шины устройства , а втора группа выходов соединена соответственно с управл ющими входами умножающего цифроаналогового преобразовател , выход которого соединен через режекторный фильтр с выходной шиной устройства.

(риг.2