SU1003121A1 - Двоично-весова матрица дл преобразователей кода в напр жение - Google Patents
Двоично-весова матрица дл преобразователей кода в напр жение Download PDFInfo
- Publication number
- SU1003121A1 SU1003121A1 SU813335854A SU3335854A SU1003121A1 SU 1003121 A1 SU1003121 A1 SU 1003121A1 SU 813335854 A SU813335854 A SU 813335854A SU 3335854 A SU3335854 A SU 3335854A SU 1003121 A1 SU1003121 A1 SU 1003121A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- binary
- weight matrix
- matrix
- voltage converters
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть .использовано в преобразовател х аналоговой величины в код и кода в аналоговую величину.
Известны двоично-весовые матрицы, содержащие токоограничиваюсцие элементы , соединенные параллельно через ключи с общей шиной, а через допел- : нительные токоограничивающие элементы и инвертор - с источником напр жени , а источник входного кода подключен к управл ющим входам ключей С1.
Недостатком данной матрицы вл етс ее сложность.
Наиболее близким к предлагаемой вл етс двоично-весова матрица дл преобразователей кода в напр жение, содержаща токоограничивающие элементы , соединенные параллельно через ключи одними выводами с источниками напр жени , а другими выводами с выходами двоично-весовой матрицы, управл ющие входы ключей подключены к источнику входного кода 2.
В качестве ключей известной двоично-весрвой матрицы могут быть использованы переключающие элементы на бипол рных или унипол рных транзисторах , подключенные в старших разр дах к повтсрите.пю, выполненно му , например, на операционном усилителе Сз.
Недостатком данного устройства вл етс ограниченна точность.
Цель изобретени - повышение точности двоично-весовой матрицы.
Поставленна цель достигаетс
10 тем, что, в двоично-весовой матрице дл преобразователей кода в напр жение , содержащей токоограничивающие элементы, соединенные параллельно через К.ПЮЧИ одними выводами с
15 источником напр жени , а другими выводами - с выходом двоично-весовой матригил, управл ющие входы ключей подключены к источнику входного кода , другие входы ключей старших
20 разр дов матрицы подключены к ее выходу.
На чертеже представлена структурна схема устройства дл формировани сигнала рассогласовани между
25 УГ.5ОМ и его кодовым эквивалентом с использованием двоично-весовой матрицы .
Устройство содержит синусно-косинусный датч.ик 1 угла, подк.точен30 ный к коммутатору 2 квадрантов. Один
выход коммутатора 2 через последовательно соединенные двоично-весовую матрицу 3 и токоограничиваюадий элемент 4 подключен к одному входу суммирующего усилител 5, Другой выход коммутатора 2 через последовательно соединенные двоично-весовую матрицу 6 и токоограничивающий элемент 7 подключен к другому входу суммируквдего усилител 5. Двоичновесовые матрицы 3 и б состо т из токоограничиваюЩих элементов 8, соединенных параллельно через ключи 9 с входом и выходом этих матриц. Ключи 9 состо т из переключающих элементов 10, подключенных в старши разр дах к повторител м 11. Выходы пр мого и дополнительного кодов формировател 12 подключены к управл ющим входам ключей 9 двоично-весово матрицы 3 и б соответственно. Входы и выходы двоично-весовых матриц 3 и 6 подключены к одним и другим входа ключей 9 старших разр дов этих мат .риц.
Токоограничивающие элементы могу быть выполнены в виде резисторов.
Устройство работает следующим образом .
На выходе датчика 1 формируютс сигналы, промодулированные по амплитуде в функции синуса и косинуса yrjia Ы поворота вала. Коммутатор 2 квадрантов формирует два старших разр да выходного кода и подключает к выходу коммутатора 2 противофазные напр жени , пропорциональные синусу и косинусу угла ot. Сопротивление последовательно соединенных матрицы 3 и элемента 4 можно представить соотношением
V
. .
N
где RQ - сопротивление резистора старшего разр да матриц 3 и 6 ;
N - пр мой код на выходе формировател 12; R - сопротивление резистора
элементов 4 и 7. Сопротивление последовательно соединенных матрицы б и элемента 7 можно представить соотношением
,
где NQ - N - дополнительный код на
выходе формировател
Входные напр жени суммирующего усилител 5 имеют разные знаки и вычитаютс . При нулевом выходном напр жении усилител 5 его входные напр жени равны по модулю
NcosoL ЧУ) 2 -%kN2 - 1c(NQ-N)
R л
где К - - посто нный коэффи циент.
При ,2775 имеет место приближенное (с погрешностью 2 угл. мин) равенство
)1
/J
tcjrN:
iNo-N)()
что соответствует равенству угла oL его кодовому эквиваленту N.
0 При рассогласовании между углом ct и его кодовым эквивалентом N выходной сигнал усилител 5 измен етс по синусоидальному закону в функции ot Ы.
Claims (3)
1.Шмид Г. Устройство и принцип действи преобразователей аналог 0 код. Пер. ГОНТИ № 4211 (.71), 1971, с. 228 - 233, рис. 1У.20.
2.Авторское свидетельство СССР 726662, кл. Н 03 К 13/00, 1977
Л прототип).
5
3. А.Г.Алексенко и др. Применение прецизионных аналоговых интегральных схем. М., Радио и св зь, 1981, с. 192, рис. 7.23.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813335854A SU1003121A1 (ru) | 1981-08-27 | 1981-08-27 | Двоично-весова матрица дл преобразователей кода в напр жение |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813335854A SU1003121A1 (ru) | 1981-08-27 | 1981-08-27 | Двоично-весова матрица дл преобразователей кода в напр жение |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1003121A1 true SU1003121A1 (ru) | 1983-03-07 |
Family
ID=20976029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813335854A SU1003121A1 (ru) | 1981-08-27 | 1981-08-27 | Двоично-весова матрица дл преобразователей кода в напр жение |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1003121A1 (ru) |
-
1981
- 1981-08-27 SU SU813335854A patent/SU1003121A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2045953A (en) | Apparatus for driving a gauge | |
SU1003121A1 (ru) | Двоично-весова матрица дл преобразователей кода в напр жение | |
US3241133A (en) | Digital to analog voltage converter | |
US4794794A (en) | Thermal anemometer | |
US3403393A (en) | Bipolar digital to analog converter | |
US3846786A (en) | High speed parallel-cascaded analog to digital connector | |
US3696407A (en) | Digital to synchro converter | |
SU1283968A1 (ru) | Преобразователь угла поворота вала в код | |
SU777811A1 (ru) | Преобразователь "код-напр жение | |
SU503258A1 (ru) | Цифро-аналоговое вычислительное устройство | |
SU1027811A1 (ru) | Цифроаналоговый преобразователь | |
RU2024917C1 (ru) | Стабилизатор постоянного тока | |
SU762164A1 (ru) | Цифроаналоговый преобразователь 1 | |
SU598233A1 (ru) | Цифро-аналоговый перемножитель | |
SU957169A1 (ru) | Устройство дл управлени пропорциональными механизмами | |
SU1144191A1 (ru) | Преобразователь угла поворота вала в код | |
SU708297A1 (ru) | Сравнивающее устройство | |
SU635615A1 (ru) | Бипол рный преобразователь код-напр жение | |
SU758202A1 (en) | Exponential decoding converter | |
SU1473085A1 (ru) | Функциональный цифроаналоговый преобразователь двоично-дес тичного кода дл след щих систем | |
SU1160448A1 (ru) | Экспоненциальный декодирующий преобразователь | |
SU972541A1 (ru) | Преобразователь угла поворота вала в код | |
SU1464188A1 (ru) | Устройство кодировани в системах передачи информации | |
SU752394A1 (ru) | Гибридный синусно-косинусный функциональный преобразователь | |
SU1501302A1 (ru) | Устройство дл цифроаналогового преобразовани |