SU503258A1

SU503258A1 - Цифро-аналоговое вычислительное устройство

Info

Publication number: SU503258A1
Application number: SU1896534A
Authority: SU
Inventors: Виталий Петрович Боюн; Леонид Григорьевич Козлов
Original assignee: Ордена Ленина Институт Кибернетики
Priority date: 1973-03-19
Filing date: 1973-03-19
Publication date: 1976-02-15

Description

1

Изобретение относитс к области вычислительной техники н может быть использовано дл решени систем обыкновенных дифференциальных уравнений.

Известны цифро-аналоговые вычислительные устройства, содержащие цифровой вычислительный -блок, входы которого через аналого-цифровой преобразователь соединены с первыми входами компараторов, «роме первого , и выходами интеграторов, выход первого компаратора соединен с входом эталонного напр жени , выход .каждого интегратора, кроме последнего, через соответствующий ключевой элемент первой группы соединен с входом последующего интегратора. Входы интеграторов подключены к соответствующим выходам коммутатора, управл ющий вход которого соединен с управл ющими входами ключевых элементов первой группы и первым выходом цифрового вычислительного блока. Второй выход цифрового вычислительного блока соединен с управл ющими входами цифровых управл емых резисторов, выходы которых соединены с коммутатором, а входы- с цифро-аналоговыми преобразовател ми.

Известные устройства имеют низкое быстродействие .

С целью повышени быстродействи предложенное устройство дополнительно содержит вторую группу ключевых элементов, элементы сравнени , регистры адреса, счетчик, цифро-аналогОВый преобразователь и шифратор , выход которого соединен с управл ющими входами элементов сравнени , а входы - с выходами компараторов. Вторые входы компараторов соединены с выходом дополнительного цифро-аналогового преобразовател , вход .которого соединен с выходом счетчика и с входами второй группы ключевых элементов. Выходы ключевых элементов соединены с входами соответствующих цифро-аналоговых преобразователей, управл ющие входы второй группы ключевых элементов соединены через соответствующие элементы сравнени с выходами регистров адреса, входы которых соединены с третьим выходом цифрового вычислительного блока.

Блок-схема устройства приведена на чертеже .

Она содержит цифровой вычислительный блок 1, аналого-цифровой преобразователь 2, интеграторы 3, цифровые управл емые резисторы 4, коммутатор 5, цифро-аналоговые преобразователи 6, ключевые элементы 7 первой группы, ключевые элементы 8 второй грзппы, регистры 9 адреса, элементы сравнени 10, счетчик 11, дополнительный цифроаналоговый преобразователь 12, ком-параторы 13 и шифратор 14.

Устройство работает следующим образом.

В соответствии с решаемой системой обыкновенных дифференциальных уравнений набираютс цепочки интеграторов 3 путем включени соответствующих ключевых элементов 7 первой группы. К первым в цепочках интеграторам 3 при помощи коммутатора 5 подключаетс такое количество цифровых управл емых резисторов 4, сколько ненулевых коэффициентов содержитс в соответствующем уравнении системы. Из -цифрового вычислительного блока 1 на цифровые управл емые резисторы 4 занос тс .коды посто нных коэффициентов и коды текущих значений переменных или нелинейных коэффициентов, а на регистры 9 адреса занос тс адреса коэффициентов , соответствующие св з м переменных данного уравнени с .переменными остальных уравнений решаемой системы.

На вход счетчика 11 поступают тактовые импульсы. Пропорционально коду .в счетчике 11 растет величина напр жени на .выходе дополнительно.го .цифро-аналогового преобразовател 12, котора сравниваетс с помощью ком.параторов 13 с величинами на.пр жений на выходах интеграторов 3. При сравнении этих напр жений с выхода шифратора 14 на входы элементов 10 сравнени выдаетс код, равный номеру соответствующего интегратора 3. При совпадении кода, поступающего с шифратора 14, с кодами регистров 9 адреса, через соответствующие ключевые элементы 8 второй группы подаетс .код с выхода счетчика 11 на входы цифро-аналоговых преобразователей 6. Максимальный код счетчика 11, соответствующий эталонному напр жению, подаваемому на вход 15 эталонного напр жени первого компаратора 13, устанавливаетс на цифро-аналоговых преобразовател х 6, соединенных с цифровыми управл емыми резисторами 4, па управл ющие входы которых из цифрового вычислительного блока 1 подаютс значени правых частей решаемой системы уравнении.

Claims

Формула изобретени

Цифро-аналоговое вычислительное устройство , содержащее цифровой вычислительный блок, входы которого через аналого-цифровой преобразователь соединены с .первыми входами ком.параторов, кроме первого, и выходами интеграторов, выход первого компаратора соединен с входом эталонного напр жени ,

выход каждого интегратора, «роме последпего , через соответствующий ключевой элемент первой группы соединен с входом последующего интегратора, входы интеграторов подключены к соответствующим выходам коммутатора , управл ющий вход которого соединен с управл ющими входами ключевых элементов первой группы и первым выходом цифрового вычислительного блока, второй выход которого соединен с управл ющими входами

цифровых управл емых резисторов, выходы которых соединены с коммутатором, а входы - с цифро-аналоговыми преобразовател ми , отличающеес тем что, с целью Повышени .быстродействи , устройство дополнительно содержит вторую группу ключевых элементов, элементы сравнени , регистры адреса , счетчБК, ци|фро-аналоговый .преобразователь и шифратор, выход которого соединен с управл ющими входами элементов сравнени , а входы - с выходами компараторов, вторые входы которых соединены с выходом дополнительного цифро-аналогового преобразовател , вход которого соединен с выходом счетчика и с входами второй группы ключевых элементов, вьгходы которых соединены с входами .соответствующих цифро-аналоговых преобразователей, управл ющие входы второй группы ключевых элементов соединены через соответствующие элементы сравнени

с выходами регистров адреса, входы которых соединены с третьим выходом цифрового вычислительного блока.