(54) СИСТЕМА ДЛЯ УПРАВЛЕНИЯ СКАНАТОРОМ кого элемента ИЛИ, выход которого соединен со вторым входом ключа, третий вход сумматора подключен к выходу ключа, а вы ходы разр дов регистра и счетчика текущей координаты соединены соответственно со входами первого и второго цифро-алалоговы преобразователей. На чертеже представлена структурна схема описываемой системы. Пороговый элемент 1 определ ет уровень сигнала на выходе цифро-аналогового преобразовател 2, подк:1юченного к старшим разр дам счетчика текущей коорд1шаты 3 регистра 4. Если этот уровень сигнала по модулю равен или меньше величины одной ступеньки цифро-аналогового прео разовател 2, то на выходе порогового элемента 1 - низкий потенциал. Если этот уровень потенциала по модулю больше величины одной ступеньки цифро-аналогового преобразовател 2, то на выходе порогового элемента 1 - высокий потенциал, который , пройд через логический элемент ИЛИ 5, запрещает пропускание сигнала с выхода цифро-аналогового преобразовател 6, подключенного к младшим разр дам счетчи ка текущей коордшгаты регистра 4, на вход сумматора 7 Релейный элемент 8 вл етс трехпозиционным элементом, напр жение с которого определ етс равенством или неравенством кодов в старших разр дах регистра 4 и счетчика 3, и обеспечивает монотонное изменение напр же11и сумматора 7 Б зависимости от величины ошибки положени . Детектор уровн 9 определ ет уровень сигнала на выходе суммирующего эле мента 10. Если этот уровень по модулю меньше или равен напр жению релейного элемента 8, то на выходе детектора уровн 9 - низкий потенциал. Если уровень потенциала по модулю больше напр жени релейного элемента 8, то на выходе детектора уровн 9 - высокий потенциал, который, про д через логический элемент ИЛИ 5 запрещает пропускание сигнала с выхода дифроаналогового преобразовател 6 на вход сум матора 7, В исходном состо нии, когда объект управлени находитс в положении равновеси , в регистре 4 и счетчике 3 содержитс код 10 ... О, где i соответствует старшему разр ду. В процессе работы устройства в зависимости от кодов одноименных разр дов счетчика текущей координаты и счетног регистра к резисторным матрицам цифро-ана логовых преобразователей подключаютс потенциалы + 17, О, - и, которые вл.шотс результатом сравнени сигналов с единичны выходов триггеров, Резнсторна матрица суммирует эти потенциалы по разр дам с учетом их весовых т юэффициентов, обеспечива на выходе двухпол оное напр жение, пропорциональное разности двух чисел, представленных в двоичном коде. При подаче на входы регистра 4 последовательного кода сложени с задатчика 11 при разомкнут ом по пррожению устройстве на выходе сумматора 7 по вл етс линейно измен ющеес напр жение с дискретностью, равной дискретности цифро-аналогового преобразовател 6, так как с выхода цифро-аналогового пр& образовател 2 поступает нулевой сигнал, а поэтому ключ 12 пропускает сигнал цифро-аналогового гфеобразовател 6 на вход сумматора 7, При превышении напр жени на выходе суммирующего элемента 10 поро-, га срабатывани детектора уровн 9 последний перебрасываетс в состо ние с высоким выходным напр жением, которое через логический элемент ИЛИ 5 закрывает ключ 12, Одновременно с этим на выходе цифро-аналогового преобразовател 2 и релейного элемента 8 по вл етс напр жение, которое обеспечивает на выходе сумматора 7 монотонное изменение напр жени в зависимости от ошибки положени . Дальнейшее возрастание напр жени оихибки на выходе сумматора 7 определ етс только цифро-аналоговым преобразователем 2, При подаче на входы регистра 4 последователь- ного кода вычитани с задатчика 11 при paaoMKi-iyTOM по положенгж) устройстве первь й же импульс вычитани приводит к по влению напр жени на выходе цифро-аналогового преобразовател 2 и релейного элемента 8, Однако напр жение на выходе суммирующего элемента 10 меньше порога срабатывани детектора уровн 9, поэтому ключ 12- открыт, и на выходе сумматора 7 - линейно изменшощеес напр жение противоположного знака с дискретностью цифро-аналогового преобразовател 6, При дальнейшем возрастании ошибки возникает переполнение младших разр дов счетного регистра , а напр жение на выходе цифро-аналогового преобразовател 2 увеличиваетс на одну ступеньку этого преобразовател , что вызывает по вление на выходе порогового элемента 1 высокого напр жени , которое через логический элемент ИЛИ 5 закрывает ключ 12, хот напр жение на выходе суммирующего элемента 10 может быть и меньше порога срабатывани детектора уровн 9, Дальнейшее возрастание напр жени ошибки на выходе сумматора 7 определ етс только цифро-аналоговым преобразователем 2, Использование изобретени позвол ет повысить врем бессбойной работы измерительной усталовки, что обеспечивает эконо