SU1494218A2 - Аналого-цифровой преобразователь - Google Patents

Аналого-цифровой преобразователь Download PDF

Info

Publication number
SU1494218A2
SU1494218A2 SU874334306A SU4334306A SU1494218A2 SU 1494218 A2 SU1494218 A2 SU 1494218A2 SU 874334306 A SU874334306 A SU 874334306A SU 4334306 A SU4334306 A SU 4334306A SU 1494218 A2 SU1494218 A2 SU 1494218A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
code
trigger
Prior art date
Application number
SU874334306A
Other languages
English (en)
Inventor
Александр Ильич Коников
Original Assignee
Московский авиационный институт им.Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский авиационный институт им.Серго Орджоникидзе filed Critical Московский авиационный институт им.Серго Орджоникидзе
Priority to SU874334306A priority Critical patent/SU1494218A2/ru
Application granted granted Critical
Publication of SU1494218A2 publication Critical patent/SU1494218A2/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к вычислительной технике,  вл етс  усовершенствованием изобретени  по авт.св. N 588628 и при использовании в системах преобразовани  и передачи информации позвол ет расширить динамический диапазон входного сигнала. Аналого-цифровой преобразователь содержит компараторы первой и второй ступеней, шифраторы первой и второй ступеней, суммирующее и вычитающее устройства, блок переменного коэффициента усилени , формирователь кода, группу элементов И, триггер, элемент ЗАПРЕТ, сумматор кодов. Выход блока переменного коэффициента усилени  подключен к первым входам компараторов первой ступени и к одному из входов вычитающего устройства, к первым входам сумматора кодов подключены выходы шифратора первой ступени, а к вторым - выходы группы элементов И. Благодар  этому квантование малых сигналов производитс  с меньшим квантом, чем больших, вследствии чего расшир етс  величина динамического диапазона входного сигнала. 1 з.п.ф-лы, 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в контрольно-измерительных, информационных и других системах.
Цель изобретени  - расширение динамического диапазона входного сигнала.
На фиг-. 1 показана блок-схема (устройстваJ на фиг. 2 - схема устройства с переменным коэффициентом усилени .
Устройство содержит компараторы I первой ступени, блок 2 переменного кпаффицие}1та усилени , источник 3 талонных уровней, устройство 4 вьще- лени  старшей единицы, шифратор 5 первой cj yriemi, мифроаналоговый преобразователь (ЦАП) 6, вычитающее устройство 7, суммирующее устройство 8, электронный ключ 9, делитель напр жени  10, компараторы 11 второй ступени , шифратор 12 второй ступени, триггер 13, группу элементов И 14, формирователь 15 кодов, сумматор 16 кодов и элемент 17 запрета.
Устройство работает следующим образом.
Допустим, что элементы 2, 13-17 схемы отсутствуют,
С помощью эталонных уровней, подаваемых от источника 3, весь диапазон выходного сигнала О - А, делитс  на р д поддиапазонов: О А/2 - А/2 ; А/2 ; ..., А/2 - А,
4 СО 4ib
1C
00
ISJ
где k - количество компараторов в первой ступени. Дл  примера А 5, k 7, Тогда весь диапазон входного сигнала О - 5В разобьетс  на следую- щие поддиапазоны: О - 39,1 мВ - нулевой; 39,1 - 78,1 мВ - первый; 78,1 - 156,2 мВ - второй; 156,2 - 312,5мВ- третий; 312,5 - 625 мВ - четвертьй; 625 - 1250 мВ - п тыйi 1250 - 2500 мВ шестой; 2500-5000 мВ - седьмой.
После срабатывани  компараторов 1 первой ступени на их выходе формируетс  так называемый единичный код. В k-й позиции этого кода стоит 1, если сработал k-й компаратор, и О, если не сработал. В данном примере k 1-7. Устройство 3 формирует соответствующие значени  эталонных уровней - 39.1 мВ, 78.1 мВ, ..., 2500 мВ, устройство 4 выделени  старшей единицы формирует код, имеющий 1 только в одной позиции - соответствующей старшему сработавшему компаратору | и б в остальных позици-  х. Этот код поступает на шифратор 5 первой ступени, который формирует двоичньп код, несущий информацию о номере поддиапазона, в котором находитс  измер емое напр жение. Кро ме того, код с единицей водной позиции поступает на ЦАП 6, на выходе которого образуетс  сигнал, равный ближайшему меньшему, чем U, эталонному напр жению, подаваемому на компараторы 1 первой ступени. Очевидно, что величина этой разности в зависимости от конкретного значени  И находитс  в следующих пределах: О - 39,1 мВ - дл  нулевого и первогоопод диапазонов} О - 78 мВ - дл  второго; О - 156 мВ - дл  третьего и т.д., О - 2500 мВ старшего, седьмого
Напр жение с выхода ЦАП 6 поступает на вход устройства 8, где это напр жени  складываетс  с выходным напр жением ключа 9. Этот ключ открыт , когда не сработал компаратор младшего уровн  первой ступени, т.е. когда входное напр жение лежит в ну- левом поддиапазоне. Таким образом, на выходе суммирующего устройства 8 имеютс  следующие напр жени : 39,1 мВ - дл  нулевого и первого поддиапазонов, 78,1 мВ - дл  второго 156,2 мВ - дл  третьего и т.д., 2500 мВ - дл  старшего, седьмого.
Указанные напр жени  с помощью делител  10 дел тс  на Р равных час
Q
5 0 5 Q j
5 g с
5
тей, где Р - число компараторов второй ступени, Р ч 2, с 2,3, ...В данном примере с 4, Р 16. Таким образом, на выходе дели сел  10 формируетс  сетка эталонных уровней. При этом величина кванта в второй ступени (разность между соседними эталонными уровн ми) равна: 2,44 мВ - дл  нулевого и первого поддиапазонов , 4,88 мВ - дл  второго и т.д., 156.2 мВ - дл  старшего.
Таким образом, величина кванта в известном АЦП при квантовании малых напр жений лежащих в нулевом и первом поддиапазонах составл ет
и макс
q -
где и А.
Однако в некоторых случа х така  величина динамического диапазона устройства недостаточна. Допустим, что требуетс  кодировать малые сигналы с квантом в 16 раз меньшие, т.е q 2,44/16 0,15 мВ. Тогда в известной схеме должны быть сформированы 5 дополнительных поддиапазонов: О - 2,44 мВ - нулевой дополнительный, 2,44 мВ - 4,87 мВ - первой дополнительный , 4,87 мВ - 9,75 мВ - второй дополнительный, 9,75 мВ - 19,53 мВ - третий Дополнительный, 19,53 мВ - 39,1 мВ - четвертый дополнительный.
Однако технически реализовать такую схему затруднительно,поскольку требуетс  большое число компараторов , способных различить дес тые доли мВ.
Предложенное устройство работает следующим образом.
В начале работы обнул етс  триггер 13, при этом с выхода триггера на блок 2 переменного коэффициента усилени  подаетс  управл ющий сигнал , устанавливающий коэффициент усилени  этого устройства в единицу (один из возможных вариантов реализации блока 2 показан на фиг. 2). Чере некоторое врем , достаточное дл  срабатывани  компараторов, на элемент запрета подаетс  стробирую- щий сигнал. На инверсный его вход подаетс  сигнал ,с выхода младшего компаратора, вход щего в компараторы 1 (т.е. компаратора, на который подаетс  минимальное зта-понное напр жение , в данном примере 39,1 мВ). Если входное напр жение лежит в старших диапазонах, в данном примере в диапазонах 39,1-78,1 мВ; 78,1-156,2 и т.д. 2500-500 мВ, то срабатывает младший компаратор, при этом выходной сигнал младшего компаратора запрещает прохождение стробирующего сигнала на S-вход триггера, т.е. триггер остаетс  в прежнем состо нии, соответственно, блок 2 имеет как и прежде коэффициент усилени  равньй единице. Далее предлагаемое устройство работает также, как и известное .
Рассмотрим случай, когда напр - жени Ь меньше младшего эталонного уровн , подаваемого на компараторы 1, т.е. в данном примере меньше 39,1 мВ. Тогда стробирующий сигнал проходит на S-вход триггера и устанавливает его в единичное состо ние приэтом коэффициент усилени  блока 2 установитс  равным Ку, в данном случае Ку 16, Напр жени , лежащие в нулевом дополнительном поддийпазо- не, перемещаютс  в нулевой основной поддиапазон, напр жени , лежащие в первом дополнительном поддиапазоне, перемещаютс  в первой основной поддиапазон и т.д. В данном примере
О,- 2,44 мВ0-39,1 мВ
2,44 - 4,87 мВ39,1 мВ 78 ,1 мВ и т.д.
Далее предлагаема  схема работает аналогично известной.
В устройстве производитс  предварительное сжатие выходной информации
Положим, что входное напр жение и у лежит в старших поддиапазонах, т.е. в течение преобразовани  коэффициент усилени  блока 2 равен единице . В этом случае информаци  о выходном коде содержитс  в выходных сигналах трех элементов: шифратора 5 (информаци  о номере поддиапазона, в котором находитс  входное напр жение ) , шифратора 4 2 (информаци  о номере интервала, внутри данного поддиапазона)и триггера 13 (информаци  о том, что массштабировайи  не было). Дл  получени  из этих сигнало обычного позиционного двоичного кода (ПДК) необходимо сдвинуть код, снимаемый с шифратора 12 на М единиц влево , где М - дес тичный эквивалент кода первой ступени, снимаемого с шифратора 5. Так, если код на выходе шифратора 5 равен 001, то необходимо сдвинуть код на выходе шифратора 12
10
15
20
25
30
35
40
45
0
на один разр д влево, если 010 - на два разр да и т.д. Полагаетс , что сдвиг осуществл етс  устройством обработки, сто щим на выходе АЦП.
Допустим, входное напр жение U лежит в младшем поддиапазоне,в данном примере 0-39,1 мВ. Тогда коэффициент усилени  блока 2 равен К (К ,у 16). В этом случае необходимо произвести два сдвига кода, снимаемого с шифратора 12 дл  получени  в качестве выходного кода обычного ПДК: первый сдвиг на Т единиц вправо, этот Сдвиг учитывает масштабирование , в данном примере Т 4j второй сдвиг на М единиц влево, этот сдвиг обусловлен причинами, описанными при рассмотрении первой ситуации. В данном устройстве предлагаетс  алгебра- ически просуммировать эти два сдвига дл  того чтобы предварительно сжать информацию и облегчить работу строй- ства обработки. Дл  этого код сдвига вправо записьшаетс  в дополнительном коде в формирователе 15, в качестве которого могут быть использованы линейка перемычек, простейшее ПЗУ и т.п. С сумматора 16 кодов снимаетс  результирующий код, несущий информацию о сдвиге, который следует осуществить с кодом шифратора 12, Как видно из чертежа, алгебраическое суммирование (или по сути вьмитание) кодов осуществл етс  только в том случае, когда производитс  масштабирование , в противном случае выходной сигнал триггера 13 не пропускает код формировател  15 на вход сумматора 16 кодов и с выхода этого сумматора имеетс  тот же код, что и с выхода шифратора 5, Операции по сУммирова-, нию кодов не вли ют на общее быстродействие , так как они производ тс 
во врем  работы второй ступени. I
Положительный эффект от использовани  предлагаемого устройства заключаетс  в том, что в К раз сиижаетс  величина минимального изме- р е14огр напр жени  и соответственно увеличиваетс  динамический диапазон входного сигнала. В 7-разр дном АЦП величина динамического диапазона.
измер ема  как U ,/U
макс
мин
и
55 увеличилась в 16 раз по сравнению
с известной. Одновременно производитс  сжатие информации о выходном сигнале , благодар  чему облегчаетс  последующа  обработка сигнала АЦП.
Ф о р.м ула изобретени 
А

Claims (2)

1. Аналого-цифровой преобразователь по авт.св. № 588628, о т л и- чающийс  тем, что, с целью расширени  динамического диапазона входного сигнала, в него введены триггер, элемент ЗАПРЕТ, формирователь кода, группа элементов И, сум- JQ матор кодов, блок переменного коэффициента усилени , информационный вход которого  вл етс  входной шиной , выход соединен с вторыми вхо- дами компараторов первой ступени и J5 вторым входом вычитающего устройства , управл ющий вход подключен к выходу триггера и-объединен с первыми входами группы элементов И, вторые входы которой подключены к соот- 20 ветствующим выходам формировател  кода, а выходы соединены с первыми входами сумматоров кодов соответст-, венно, вторые входы которого подключены к соответствующим выходам шиф- 25 ратора первой ступени, а выходы  вл ютс  выходной шиной, причем R-вход триггера  вл етс  шиной обнулени , S-вход подключен к выходу элемента ЗАПРЕТ, инверсный вход которого соединен с управл ющим входом электронного ключа, а пр мой вход  вл етс  шиной стробировани .
2. Преобразователь по п. 1, отличающийс  тем, что блок переменного коэффициента усилени  выполнен на операционном усилителе, двух резисторах и ключе, информационный вход которого объединен с первым выводом первого резистора, подключен к выходу операционного усилител  и  вл етс  выходом блока, информацион- Ным входом которого  вл етс  неинвертирующий вход операционног о усилител , инвертирующий вход которого объединен с вторым выводом первого резистора , подключен к выходу ключа и через второй резистор соединен с общей шиной, а управл ющий вход ключа  вл етс  управл ющим входом блока.
/J
Иш
г
Ь
L
.. .
«
J чИ ФФ
15
1И- ,г
JJ
.. .1
«
чИ ФФ
16
(pup.i
Редактор Л.Пчолинска 
Составитель В.Махнанов
Техред М.фдхыкКорректор Т. Мале ц
Заказ 4130/56
Тираж 884
ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
Производственно-издательский комбинат .Патент, г . Ужгород, ул. Гагарина, 101
Г7
(pu.2
Подписное
SU874334306A 1987-11-02 1987-11-02 Аналого-цифровой преобразователь SU1494218A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874334306A SU1494218A2 (ru) 1987-11-02 1987-11-02 Аналого-цифровой преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874334306A SU1494218A2 (ru) 1987-11-02 1987-11-02 Аналого-цифровой преобразователь

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU588628A Addition SU114347A1 (ru) 1957-12-25 1957-12-25 Автомат дл механической обработки, снабженной замком заготовки поршневого кольца

Publications (1)

Publication Number Publication Date
SU1494218A2 true SU1494218A2 (ru) 1989-07-15

Family

ID=21338643

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874334306A SU1494218A2 (ru) 1987-11-02 1987-11-02 Аналого-цифровой преобразователь

Country Status (1)

Country Link
SU (1) SU1494218A2 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2485680C1 (ru) * 2012-01-11 2013-06-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ) Аналого-цифровой преобразователь с расширенным динамическим диапазоном

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 588286, кл. Н 03 М 1/34, 1975. (ЗА) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2485680C1 (ru) * 2012-01-11 2013-06-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ) Аналого-цифровой преобразователь с расширенным динамическим диапазоном

Similar Documents

Publication Publication Date Title
US5184130A (en) Multi-stage A/D converter
JPH01191520A (ja) Ad変換回路
GB1040614A (en) Improvements in or relating to code translation systems
KR920013936A (ko) 고속 아날로그-디지탈 변환기
US5682163A (en) Semi-pipelined analog-to-digital converter
SU1494218A2 (ru) Аналого-цифровой преобразователь
EP1150433A3 (en) Flash type analog-to-digital converter
US4774499A (en) Analog to digital converter
WO2003055076A3 (en) Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter
SU1381706A1 (ru) Конвейерный аналого-цифровой преобразователь
US5099238A (en) Parallel analog to digital converter
US4295123A (en) Analog-to-digital converter
SU1215164A1 (ru) Аналого-цифровой преобразователь
GB2145889A (en) Analog-to-digital conversion
JPS5583978A (en) Pattern recognizer
SU1008901A1 (ru) Аналого-цифровой преобразователь
SU497724A2 (ru) Многоканальный аналого-цифровой преобразователь
SU634271A1 (ru) Устройство дл вычислени функции
SU517998A1 (ru) Адаптивный анолого-цифровой преобразователь
US3932864A (en) Circuit for converting a companded digital time-amplitude pulse code into a linear digital amplitude pulse code
SU885947A1 (ru) Устройство регулировани уровн квантовани
SU750721A1 (ru) Аналого-цифровой преобразователь
SU395980A1 (ru) Сегментный аналого-цифровой преобразователь
SU1246369A1 (ru) След щий стохастический преобразователь аналог-код
JPS54130111A (en) Coding system