SU1485217A1 - Multiphase pulse stabilizer - Google Patents

Multiphase pulse stabilizer Download PDF

Info

Publication number
SU1485217A1
SU1485217A1 SU874323549A SU4323549A SU1485217A1 SU 1485217 A1 SU1485217 A1 SU 1485217A1 SU 874323549 A SU874323549 A SU 874323549A SU 4323549 A SU4323549 A SU 4323549A SU 1485217 A1 SU1485217 A1 SU 1485217A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
pulse
register
Prior art date
Application number
SU874323549A
Other languages
Russian (ru)
Inventor
Anatolij F Kadatskij
Vadim F Yakovlev
Original Assignee
Kb Elektrotekh Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kb Elektrotekh Inst filed Critical Kb Elektrotekh Inst
Priority to SU874323549A priority Critical patent/SU1485217A1/en
Application granted granted Critical
Publication of SU1485217A1 publication Critical patent/SU1485217A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Изобретение относится к источникам вторичного электропитания электротехнической и радиоэлектронной апИзобретение относится к источникам вторичного электропитания электротехнической и радиоэлектронной аппаратуры.The invention relates to sources of secondary electrical and electronic equipment. The invention relates to sources of secondary electrical and electronic equipment.

Целью изобретения является повышение технико-экономических показателей и расширение функциональных возможностей .The aim of the invention is to improve the technical and economic indicators and enhanced functionality.

На фиг.1 приведена схема многофазного импульсного стабилизатора^' на фиг.2 и 3 - эпюры напряжений^' на фиг.4 - типичные зависимости между уровнем пульсаций на выходе, числом фаз й коэффициентом заполнения,Figure 1 shows the scheme of a multiphase pulse stabilizer ^ 'in figure 2 and 3 - voltage diagrams ^' in figure 4 - typical dependencies between the level of ripple on the output, the number of phases and the fill factor,

22

паратуры. Изобретение способствует повышению технико-экономических показателей и расширению функциональных возможностей многофазных импульсных стабилизаторов за счет обеспечения возможности автоматического изменения числа фаз в зависимости от коэффициента заполнения в рабочем режиме. Сущность изобретения состоит в том, что в многофазный импульсный стабилизатор, содержащий силовую цепь, выполненную в виде М параллельно включенных преобразовательных ячеек, и блок управления, введены запоминающий регистр и преобразователь кодов, причем входы разрядов регист- с ра соединены с выходами первого формирователя тактовых импульсов, К-разрядного двоичного счетчика и кодирующими входами цифровой схемы сравнения, выходы регистра соединены с входами преобразователя кодов, выходы которого соединены с кодирующими входами цифровой схемы сравнения. 4 ил.paratura. The invention contributes to the improvement of technical and economic indicators and expanding the functionality of multiphase pulse stabilizers by providing the ability to automatically change the number of phases depending on the fill factor in the operating mode. The essence of the invention is that a multiphase pulse stabilizer containing a power circuit made in the form of M parallel-connected converter cells and a control unit are entered into a memory register and a code converter, with the inputs of the register bits connected to the outputs of the first clock pulse generator , K-bit binary counter and the coding inputs of the digital comparison circuit, the register outputs are connected to the inputs of the code converter, the outputs of which are connected to the digital coding inputs oh comparison schemes. 4 il.

Стабилизатор содержит источник 1 питания, подключенный к силовым преобразовательным ячейкам 2, выходные выводы которых подключены к нагрузке 3 параллельно, и блок 4 управления. Блок управления содержит генератор 5 синхроимпульсов, первый 6 и второй.The stabilizer contains a power source 1 connected to the power converter cells 2, the output terminals of which are connected to the load 3 in parallel, and the control unit 4. The control unit contains a generator of 5 sync pulses, the first 6 and the second.

7 формирователи тактовых импульсов, первый 8 и второй 9 формирователи строб-импульсов, формирователь'10 импульсов синхронизации широтно-импульсного модулятора 11, универсальный М-разрядный регистр 12, М-разрядный сдвигающий регистр 13, источник7 drivers of clock pulses, the first 8 and second 9 drivers of strobe pulses, driver of 10 pulses of synchronization of a pulse-width modulator 11, universal M-bit register 12, M-bit shift register 13, source

,, ЗЦ „„ 1485217,, ЗЦ „„ 1485217

33

14852171485217

4four

14 опорного напряжения, аналоговый узел 15 сравнения, М логических элементов 16, М триггеров 17 управления, источник 18 питания блока управления, К-разрядный двоичный счетчик 19, К-разрядный цифровой узел 20 сравнения, кодирующий блок 21, запоминающий регистр 22, преобразователь 23 кодов.14 reference voltage, analogue comparison node 15, M logic elements 16, M control triggers 17, control unit power supply 18, K-bit binary counter 19, K-bit digital comparison node 20, coding unit 21, memory register 22, converter 23 codes.

Эпюры напряжений фиг.2 показаны на: о - выходе первого формирователя 6 тактовых импульсов; $ - выходе формирователя 10 импульсов синхронизации широтно-импульсного модулятора; & - выходе широтно-импульсного модулятора 11; £ - выходе первогоThe voltage plots of FIG. 2 are shown in: o - output of the first driver of 6 clock pulses; $ - output shaper 10 synchronization pulses of the pulse-width modulator; & - output pulse-width modulator 11; £ - first exit

разряда М-разрядпого регистра 13 сдвига; - выходе второго разряда М-раэрядного регистра 13 сдвига; е - выходе М-го разряда М-разрядного регистра 13 сдвига; ж - выходе второго формирователя 9 строб-импульсов, у- выходе второго формирователя 7 тактовых импульсов,' ц - выходе первого разряда регистра 12; к - выходе второго разряда регистра 12; Л выходе М-го разряда регистра 12,' М выходе первого, формирователя 8 стробимпульсов; к - выходе первого триггера 17 управления; О - выходе второго триггера 17 управления; и - выходе М-го триггера 17 управления, р - выходе цифрового узла 20 сравнения .the discharge of the M-discharge register 13 shift; - the output of the second digit of the M-ray register 13 shift; e - the output of the M-th digit of the M-bit register 13 shift; W - the output of the second strobe pulse shaper 9, the y - output of the second shaper 7 clock pulses, C - the output of the first register bit 12; to - the output of the second digit of the register 12; L output of the M-th digit of the register 12, the 'M output of the first shaper 8 strobe; to the output of the first control trigger 17; On the output of the second trigger 17 control; and - the output of the M-th control trigger 17, p - the output of the digital comparison node 20.

Эпюры напряжений фиг.З показаны на: а - выходе первого формирователя 6 тактовых импульсов; 5" - выходе первого разряда К-разрядного двоичного счетчика 19; |> - выходе второго разряда счетчика 19; -2 - выходе третьего разряда счетчика 19; - выходе цифрового узла 20 сравнения; е выходе формирователя 10 импульсов синхронизации широтно-импульсного модулятора;>к - выходе формирователя 6 тактовых-импульсов; - выходе второго разряда счетчика 19," и - выходе третьего разряда счетчика 19;The voltage plots of FIG. 3 are shown in: a - output of the first driver of 6 clock pulses; 5 "- the output of the first discharge of the K-bit binary counter 19; |> - the output of the second discharge of the counter 19; -2 - the output of the third discharge of the counter 19; - the output of the digital comparison node 20; e the output of the former 10 synchronization pulses of the pulse-width modulator;> to - the output of the shaper 6 clock-pulses; - the output of the second discharge of the counter 19, "and - the output of the third discharge of the counter 19;

К - выходе третьего разряда счетчика 19; л - выходе цифрового узла 20 сравнения; м - выходе формирователя импульсов синхронизации широтно-импульсного модулятора 10.To - the output of the third discharge of the counter 19; l - the output of the digital node 20 comparison; m - the output of the driver pulse synchronization pulse-width modulator 10.

На фиг.4 показана зависимость переменной составляющей выходного напряжения стабилизатора от коэффициента заполнения и числа силовых каналов .Figure 4 shows the dependence of the variable component of the output voltage of the stabilizer on the fill factor and the number of power channels.

Источник 1 питания и силовые каналы 2 имеют две общие шины. Нагрузка 3 в случае гальванической развязки не имеет общей точки соединения с источником 1 питания. Генератор 5 синхроимпульсов выходом соединен с формирователями 6 и 7 тактовых импульсов. Выход первого формирователя 6 тактовых импульсов подключен к входу К-разрядного двоичного счетчика 19, к первому формирователю 8 строб-импульсов, к входу синхронизации М-разрядного регистра 13 сдвига . Один из входов широтно-импульсного модулятора 11 подключен к выходу формирователя 10 импульсов синхронизации, а другой - к выходу аналогового узла 15 сравнения, один из входов которого подключен к источнику 14 опорного напряжения, а другой к нагрузке 3. Выход широтно-импульсного модулятора 11 подключен к входу второго формирователя 9 строб-импульсов и к информационному входу М-разрядного регистра 13 сдвига. Выход второго формирователя 9 строб-импульсов подключен к входу выбора режима приема информации универсального М-разрядного регистра 12, к его · входу синхронизации режима параллельного приема информации и к информационному входу последовательного приема информации, а также к входу установки в "0" второго формирователя 7 тактовых импульсов. Выход формирователя 7 подключен к входу синхронизации режима последовательного приема информации универсального М-разрядного регистра 12. Вход первого разряда универсального М-разрядного регистра 12 подключен непосредственно или через резистор к плюсовой шине источника 18 питания блока управления, остальные (М-1) входы с второго по М-й подключены к минусовой шине источника 18 питания. Выходы первого, второго,..., М-го разрядов регистра 12 подключены к входам синхронизации соответственно первого, второго, ..., М-го триггеров 17, а выходы первого, второго, ..., ..., М-го разрядов универсального регистра 13 сдвига подключены к вторым входам соответственно первого, второго, ..., М-го логического элемента 2И-НЕ 16, другие входы которых подключены к выходу формирователя 8 строб-импульсов. Выход первого, второго, ..., М-го логического элемента.2И-НЕ 16 подключен соответ1Power supply 1 and power channels 2 have two common buses. The load 3 in the case of galvanic isolation does not have a common connection point with the power source 1. The generator 5 sync pulses output connected to the shapers 6 and 7 clock pulses. The output of the first driver 6 clock pulses connected to the input of the K-bit binary counter 19, to the first driver 8 strobe pulses, to the clock input of the M-bit register 13 shift. One of the inputs of the pulse-width modulator 11 is connected to the output of the synchronization pulse generator 10, and the other is connected to the output of the analog comparison node 15, one of the inputs of which is connected to the voltage source 14 and the other to the load 3. The output of the pulse-width modulator 11 is connected to the input of the second driver of the 9 strobe pulses and to the information input of the M-bit register 13 shift. The output of the second gate driver 9 strobe pulses is connected to the input selection input mode of the universal M-bit register 12, to its synchronization input of the parallel receive mode information and to the information input of the serial receive information, as well as to the installation input to the "0" of the second imaging unit 7 clock pulses. The output of the driver 7 is connected to the synchronization input of the serial mode of receiving information of the universal M-bit register 12. The input of the first discharge of the universal M-bit register 12 is connected directly or through a resistor to the positive bus of the control unit power supply 18, the rest (M-1) inputs from the second on M th connected to the negative bus power source 18. The outputs of the first, second, ..., M-th bits of the register 12 are connected to the synchronization inputs of the first, second, ..., M-th triggers 17, and the outputs of the first, second, ..., ..., M- th bits of the universal register 13 shift connected to the second inputs of the first, second, ..., M-th logic element 2I-NOT 16, the other inputs of which are connected to the output of the driver 8 strobe pulses. The output of the first, second, ..., M-th logic element.2I-NOT 16 is connected respectively1

ственно к входу К первого, второго, М-го триггера 17 управления,to the input K of the first, second, M-th control trigger 17,

выход которого подключен соответственно к входу первого, второго,..., ..., М-го силового канала 2, а ϋвход непосредственно или черёз резистор - к плюсовой шине источника 18 питания, выходы первого, второго, ..., К-го разрядов двоичного счетчика 19 подключены к информационным входам соответственно первого, второго, ..., К-го разрядов цифрового узла 20 сравнения. Выходы первого, второго, ..., К—го разрядов кодирующего блока 21 подключены к кодирующим входам соответственно первого, второго,..., К—го разрядов цифрового узла 20 сравнения, (К+1)-й выход кодирующего блока подключен к входу управления состояниями выходов пре— обра'довдл'еля 23 кодов. Выход цифрового узла, 20 сравнения подключен к входу К. установки в "0" К-разрядного счетчика 19' и к входу формирователя 10 импульсов синхронизации широтно-импульсного модулятора. У запоминающего регистра 22 входы первого, второго,..., η-го разрядов соединены с выходами соответствующих разрядов первого формирователя 6 тактовых импульсов, входы (п+1),(п+2),...,(п+К)го разрядов - с первым, вторым, К-м выходным разрядом счетчика 19, а входы (п+К+1)-го, (п+К+2)-го,...,(п+ +2К)~го разряда - с первыми, вторыми, ..., К-ми выходными разрядами преобразователя 23 кодов и входными разрядами цифровой схемы 20 сравнения. Вход синхронизации регистра 22 соединен с выходом второго формирователя 9 строб-импульсов. В качестве силовой преобразовательной ячейки 2 могут быть использованы работающие в режиме переключений однотактные и двухтактные конверторы, выполненные по любой из известных схем. В качестве формирователей 6 и 7 тактовых импульсов могут быть использованы двоичные η-разрядные счетчики (например, типа К 155ИЕ5), в качестве преобразователя 23 кодов - постоянные (перепрограммируемые) запоминающие устройства (например, типа К573РФ2). Все каскады блока 4 управления питаются от источника 18 питания.the output of which is connected to the input of the first, second, ..., ..., Mth power channel 2, respectively, and the непосредственноinput or resistor directly to the positive bus of power supply 18, the outputs of the first, second, ..., K- second bits of the binary counter 19 are connected to the information inputs of the first, second, ..., K-th bits of the digital comparison node 20, respectively. The outputs of the first, second, ..., K — th bits of the coding unit 21 are connected to the coding inputs of the first, second, ..., K — th bits of the digital comparison node 20, respectively, (K + 1), the output of the coding block is connected to input control state of the outputs of predvoddl'elya 23 codes. The output of the digital node, 20 comparison is connected to the input K. installation in the "0" K-bit counter 19 'and to the input of the shaper 10 synchronization pulses of the pulse-width modulator. The storage register 22 inputs of the first, second, ..., η-th bits are connected to the outputs of the corresponding bits of the first driver 6 clock pulses, inputs (n + 1), (n + 2), ..., (n + K) first digits - with the first, second, K-m output discharge of the counter 19, and the inputs (n + K + 1) -th, (n + K + 2) -th, ..., (n + + 2K) ~ th discharge - with the first, second, ..., K-mi output bits of the Converter 23 codes and the input bits of the digital circuit 20 of the comparison. The synchronization input register 22 is connected to the output of the second driver 9 strobe pulses. As a power conversion cell 2, single-cycle and push-pull converters operating in switching mode can be used, made according to any of the known schemes. Binary η-bit counters (for example, type K 155IE5) can be used as drivers of 6 and 7 clock pulses, and permanent (reprogrammable) memories (for example, type K573РФ2) can be used as a converter of 23 codes. All cascades of the control unit 4 are powered from the power source 18.

14852171485217

Многофазный импульсный стабилиза·· тор работает следующим образом.Multiphase pulse stabilization ··· torus works as follows.

С выхода генератора 5 синхроимпульсов напряжение с периодомFrom the generator output 5 clock pulses voltage with a period

. тгн = 0,01 τ·κ,,. t gn = 0.01 τ · κ ,,

где Т - период коммутации силовыхwhere T is the switching period of power

каналов - преобразовательных ячеек 2·,channels - converting cells 2 ·,

- требуемая точность воспроизведения длительности импульса выходного сигнала широтно-импульсного модулятора 11 на входе силовых преобразовательных ячеек 2, X,- the required fidelity of the pulse duration of the output signal of the pulse-width modulator 11 at the input of the power converter cells 2, X,

поступает на вход формирователей 6 и 7 тактовых импульсов. При этом п. определится из выраженияenters the input of the formers of 6 and 7 clock pulses. At the same time, the item will be determined from the expression

η = 1 оу л (тт-^—) , ( 1)η = 1 Ou l (tm - ^ -), (1)

где М - максимально возможное число силовых преобразовательных ячеек 2 (га - число работающих силовых преобразовательных ячеек 2).where M is the maximum possible number of power converting cells 2 (ha is the number of working power converting cells 2).

Выходные напряжения формирователейOutput Voltage Formers

6 и 7 тактовых импульсов, показанные 3θ соответственно на эпюрах а , (фиг.2),6 and 7 clock pulses, shown 3θ, respectively, on plots a, (figure 2),

в общем случае могут иметь сдвиг по фазе. Их период Τη=Τ/πι определяет требуемый сдвиг по времени между электрическими процессами в силовыхin general, they may have a phase shift. Their period Τ η = Τ / πι determines the required time shift between the electrical processes in the power

35 преобразовательных ячейках 2. Пилообразное напряжение ип(б) с периодом Т (фиг.2,б) на выходе формирователя 10 и постоянное напряжение исс(б) на выходе узла 15 сравнения используются для формирования на выходе модулятора 11 широтно-модулированного сигнала с длительностью импульсов бц и периодом Т (фиг.2,в). Указанный сигнал поступает на информационный вход регистра 13 сдвига. За4Ъ35 conversion cells 2. A sawtooth voltage and n (b) with a period T (FIG. 2, b) at the output of the shaper 10 and a constant voltage and ss (b) at the output of the comparison unit 15 are used to form at the output of the modulator 11 a width-modulated signal with a pulse duration of b c and a period T (figure 2, c). The specified signal is fed to the information input of the register 13 shift. Za4

пись информации регистром 13 сдвига осуществляется срезом - перегТадом 1/0 - тактовых импульсов (фиг.2,а), поступающих с выхода формирователяWriting information by the shift register 13 is carried out by a slice - by reheating 1/0 - clock pulses (figure 2, a), coming from the output of the driver

5θ 6 на вход синхронизации регистра 13. Это обеспечивает появление у регистра 13 высокого уровня напряжения на выходе первого разряда в момент 6=0· (фиг.2,г) и на выходе М-го разряда в момент б = (М-1)Т(). В общем случае5θ 6 to the input of the synchronization register 13. This ensures that the register 13 has a high voltage level at the output of the first discharge at time 6 = 0 · (figure 2, d) and at the output of the M-th discharge at time b = (M-1) T () . In general

55 длительность импульса на выходе регистра 13 (фиг.2,г-е) отличается от длительности импульсов на выходе широтно-импульсного модулятора 1155 the pulse duration at the output of the register 13 (figure 2, d-e) differs from the duration of the pulses at the output of the pulse-width modulator 11

77

14852171485217

8eight

(фиг.2,в) на величину О^й С £Τη·Такая погрешность имеется и в прототипе. Одновременное присутствие вы- соких уровней на входах логических элементов 2И-НЕ 16 обеспечивает на входах К. триггеров 17 управления низкий уровень и их установку в "О·". Согласно временным диаграммам напряжений на входе логических элементов (фиг.2,г-е) на выходе <3 первого триггера 17 появится высокий уровень в момент ϋ = 0, на выходе второго триггера 17 - в момент С = Тп, на выходе М-го триггера 17 - в момент ύ =(FIG. 2, c) by the value of О ^ й С £ · η · Such an error is also present in the prototype. The simultaneous presence of high levels at the inputs of logic elements 2I-NOT 16 ensures that at the inputs K. the control flip-flops 17 are at a low level and are set to “O ·”. According to the time diagrams of voltages at the input of logic elements (FIG. 2, d-f) at the output <3 of the first trigger 17, a high level appears at the time ϋ = 0, at the output of the second trigger 17 - at the time C = T p , at the output M first trigger 17 - at the moment ύ =

= (М-1) Тп. До момента С = универсальный М-разрядный регистр 12= (M-1) T p . Up to the moment C = universal M-bit register 12

находится в режиме последовательного приема информации со сдвигом вправо, так как на входе выбора режима информации присутствует низкий уровень (фиг.2,ж). Тактовые импульсы с выхода формирователя 7 (фиг.2,з) поступают на вход синхронизации регистра 12 и обеспечивают срезом - перепадом 1/0 - запись поступающего на информационный вход низкого уровнл.is in the mode of sequential reception of information with a shift to the right, since at the input of the selection of the information mode there is a low level (figure 2, g). Clock pulses from the output of the imaging unit 7 (Fig. 2, g) are fed to the synchronization input of the register 12 and provide with a slice - a difference of 1/0 - the recording of the input to the information input of a low level.

В момент времени б = Сц (фиг.2, в) на выходе широтно-импульсного моду-, лятора 11 формируется низкий уровень напряжения. По срезу - перепаду 1/0 этого сигнала формирователь 9 обеспечивает короткий строб-импульс (фиг.2, ж), который высоким уровнем устанавливает формирователь (счетчик) 7 по входу К в "0", а регистр 12 - в режим параллельного приема информации. Так как вход первого разряда подключен к плюсовой шине источника 18 питания, а входы с второго по М-й разрядов подключены к минусовой шине источника 18 питания, то в момент 1/0 строб-импульса обеспечивается запись высокого уровня в первый разряд регистра 12, а низкого уровня - в остальные разряды. После окончания строб-импульса формирователь (счетчик) 7 обеспечивает импульсы с периодом Тй (начиная с б = Сц) на входе синхронизации регистра 12, перешедшего в режим последовательного приема информации. Записанный в момент времени С = бц высокий уровень сохранится на выходе первого разряда регистра 12 на интервале Рц<Р<Рц + Тъ (фиг.2,и) Далее работа регистра 12 в сдвигающем режиме иллюстрируется на фиг.2к, л. Таким образом, в регистре 12 появится высокий уровень напряжения дни тельностью Тп на выходе первого разряда в момент времени б = б^на выхо де второго разряда в момент времени С = Сцп, на выходе М-го разряда в момент времени б = бц+(М-1)Ти. Так как выходы разрядов регистра 12 подключены к входам синхронизации триггеров 17 управления, то в указанные моменты времени фронтом (1/1 происходит переключение триггеров 17 (поскольку по ϋ-входу присутствовал высокий уровень). Формирователи 6 и 7 имеют одинаковую разрядность. Это обеспечивает формирование тактовых импульсов с одинаковым периодом Τή, но со сдвигом по фазе, так как начальное состояние формирователя (счетчика) 7 синхронизируется в момент времени бц. В результате на выходе триггеров 17 управления получаем широтно-модулированные импульсы (фиг.2, н, п, о), равные по длительности сигналу на выходе широтноимпульсного модулятора 11. Их сдвиг по времени на величину обеспечивает сдвиг по времени электрических процессов в силовых преобразовательных ячейках 2. В следующие периоды . времени процессы повторяются аналогично описанному. Таким образом работает многофазный импульсный стабилизатор по схеме фиг.1, когда с коди· рующего блока 21 на цифровой узел сравнения подается код 00...00 и выходы преобразователя 23 кодов установлены в высокоимпедансное состояние с (К+1)~го выхода кодирующего блока 21. В этом случае в работе используется максимальное число преобразовательных ячеек М, К-разрядный двоичный счетчик 19 устанавливается в состояние 00...00 естественным путем в процессе счета, регистр 22 и преобразователь 23 кодов на работу всей схемы влияния не оказывают.At time b = Sc (figure 2, c) at the output of a pulse-width modulator, a low voltage level is formed. In a slice - difference 1/0 of this signal, the driver 9 provides a short strobe pulse (FIG. 2, g), which sets the driver (counter) 7 at input K to “0” with a high level, and register 12 to the parallel receiving mode . Since the input of the first digit is connected to the positive bus of the power supply source 18, and the inputs from the second to the M th digit are connected to the negative bus of the power supply 18, then at the time of the 1/0 strobe pulse, a high level is recorded in the first digit of the register 12, and low level - in other categories. After the end of the strobe pulse, the driver (counter) 7 provides pulses with a period of T y (starting from b = C) at the synchronization input of the register 12, which has switched to the sequential receiving mode. The high level recorded at time C = b c will remain at the output of the first digit of register 12 in the interval P c <P <Pc + T b (FIG. 2, i) Next, the operation of register 12 in the shift mode is illustrated in FIG. 2k, l. Thus, in the register 12, a high voltage level will appear with a day time T p at the output of the first discharge at time b = b ^ at the output of the second discharge at time C = C c + T p , at the output of the M-th discharge at time b = b c + (M-1) T and . Since the outputs of the digits of the register 12 are connected to the synchronization inputs of the control trigger 17, then at the indicated times the front (1/1 switching of the trigger 17 takes place (since the уровень-input is high). Shapes 6 and 7 have the same bit depth. This ensures the formation clock pulses with the same period Τ ή , but with a phase shift, since the initial state of the driver (counter) 7 is synchronized at the moment of time b C. As a result, at the output of the control trigger 17 we get the width-modulated 2 pulses (Fig.2, n, n, o), equal in duration to the signal at the output of the pulse-width modulator 11. Their time shift by an amount ensures the time shift of the electrical processes in the power converter cells 2. In the following periods of time, the processes are repeated in the same way Thus, the multiphase pulse stabilizer according to the scheme of FIG. 1 operates when code 00 ... 00 is fed from the coding unit 21 to the digital comparison node and the outputs of the code converter 23 are set to a high impedance state with (К + 1) ~ th output to diruyuschego unit 21. In this case, the maximum number of used cells converting M, K-bit binary counter 19 is set to 00 ... 00 in a natural way in the calculation process, the register 22 and the code converter 23 to work the whole circuit have no effect.

Количество разрядов двоичного счетчика 19 и цифрового узла сравнения 20 определяется максимально возможным числом М силовых каналов 2 и определяется выражением видаThe number of bits of the binary counter 19 and the digital comparison node 20 is determined by the maximum possible number M of power channels 2 and is determined by the expression

1+1о§2(М+1)5 1о§ (М+1) ,1 + 1о§ 2 (M + 1) 5 1о§ (M + 1),

К = 1, 2, 3... (2)K = 1, 2, 3 ... (2)

Выходные сигналы на каждом из КOutput signals on each of K

выходов кодирующего блока 21 могутthe outputs of the coding block 21 can

99

14852171485217

1 О1 o

принимать два значения: "О" - низкий уровень напряжения "1" - высокий уровень напряжения. Предположим, что на выходе первых трех младших разрядов кодирующего блока 21 установлены высокие уровни напряжений, а с четвертого по К-й (при К» 3) - низкие , уровни. Это означает, что на выходе кодирующего блока 21 установлено двоичное число 111, соответствующее числу 7 в десятичной системе счисления.take two values: "O" - low voltage level "1" - high voltage level. Suppose that at the output of the first three low-order bits of the coding block 21, high voltage levels are set, and from the fourth to K-th (with K »3) - low levels. This means that the output of the coding block 21 is set to a binary number 111, corresponding to the number 7 in the decimal number system.

При этом на вйходе цифрового узла 20 сравнения появится сигнал (высокий уровень напряжения) лишь в случае, 15 когда на выходе всех трех младших разрядов К-разрядного счетчика 19 будут присутствовать одновременно высокие уровни напряжений. Происходит это в моменты времени Со, ϋ4, 20In this case, at the input of the digital comparison node 20, a signal will appear (high voltage level) only in the case 15, when the output of all three low-order bits of the K-bit counter 19 will simultaneously contain high voltage levels. This happens at times C o , ϋ 4 , 20

Ц (фиг.З, а-д) через равные интервалы времени Т = 7 Т„ .Высокий уровень напряжения с выхода цифрового узла 20 сравнения поступает в указанные моменты времени на вход 25C (fig.Z, a-d) at equal time intervals T = 7 T „. A high voltage level from the output of the digital comparison node 20 arrives at the indicated times at input 25

установки в "0" К-разрядного счетчика 19 и на вход формирователя 10 пилообразного напряжения Указанный сигнал обеспечивает установку в "0" счетчика 19 (фиг.З, а-г) и спад пи- 30 лообразного напряжения на выходе формирователя 10 (фиг.3,е). На фиг.З ж—м показан случай, когда на выходе кодирующего блока установлено двоичное число 1100 (12 в десятичной сис- 35 теме). При этом сброс в "0" счетчика 19 и синхронизация формирователя 10 производится в моменты времени ,installation in the "0" K-bit counter 19 and to the input of the driver 10 sawtooth voltage This signal provides installation in the "0" counter 19 (Fig.Z, a-g) and the drop in peak-30 voltage at the output of the imaging unit 10 (Fig. 3, e). On FIG. 3, the case is shown when the binary number 1100 is set at the output of the coding block (12 in the decimal system). When this reset to "0" of the counter 19 and the synchronization of the driver 10 is performed at time points,

Ц, (фиг.З, к, л) через равные интервалы времени Т = 12« Т . Таким до образом, установка на входах цифрового узла 20 сравнения двоичного числа ш позволяет формировать период пилообразного напряжения Т, в ш раз превышающий период следования так- 45 товых импульсов. Это позволяет сформировать равномерно сдвинутые идентичные сигналы для управления т силовых преобразовательных фаз (уже описывался подробно случай, когда __C, (fig.Z, k, l) at equal time intervals T = 12 "T. Thus, the installation of the binary number w comparison at the inputs of the digital node 20 makes it possible to form the period of the sawtooth voltage T, which is W times the repetition period of such 45 pulses. This makes it possible to form uniformly shifted identical signals for controlling the power transformer phases (the case where __

га = М) .ha = M).

На фиг.4 приведены зависимости относительных значений амплитуды первой гармоники пульсаций в выходном напряжении для различного, чис- $$ ла т. Например, при значении коэффициента заполнения К меньше пульсаций дает схема с четырьмя фазами, при - схема с пятью фазами. ЭтиFigure 4 shows the dependences of the relative values of the amplitude of the first harmonic of the pulsations in the output voltage for a different number. For example, when the value of the fill factor K is less pulsation, a circuit with four phases gives, with a circuit with five phases. These

зависимости следует использовать для выбора числа фаз как при проектировании преобразователей с фиксированным числом преобразовательных ячеек, так и при установке числа силовых каналов в предлагаемой системе или в прототипе. Для работы в режиме автоматического выбора числа фаз кодирующий блок 21 устанавливается в положение, когда сигнал по его (К+1)~ му выходу перводит выходы преобразователя 23 кодов из высокошмпедансного состояния в рабочее, при этом выходы кодирующего блока 21, подключенные к входам цифрового узла 20 сравнения, переходят в высокоимпедансное состояние.dependencies should be used to select the number of phases both when designing converters with a fixed number of converter cells, and when setting the number of power channels in the proposed system or in the prototype. For operation in the mode of automatic selection of the number of phases, the coding unit 21 is set to the position when the signal from its (K + 1) ~ th output transfers the converter outputs 23 codes from the high-impedance state to the working state, while the outputs of the coding unit 21 connected to the digital node inputs 20 comparisons, go into a high-impedance state.

В момент равенства напряжения развертки и напряжения с узла 15 второй формирователь 9 подает строб-импульс на вход синхронизации запоминающего регистра 22 (фиг.2,ж). Отношение числа импульсов с генератора 5 синхроимпульсов, прошедших на счетчики 6 и 19 до момента поступления стробимпульса с формирователя 9, к числу импульсов, укладывающихся в периоде Т, есть не что иное, как коэффициент заполнения (фиг.2,б,в). Это означает, что строб-импульс с формирователя 9 записывает в регистр 22 двоичное число, пропорциональное коэффициенту заполнения. Определим разрядность регистра 22. Счетчики 6 и 19 имеют вместе (К+п) разрядов. Число импульIAt the moment of equality of the voltage sweep and voltage from the node 15, the second driver 9 supplies a strobe pulse to the synchronization input of the memory register 22 (FIG. 2, g). The ratio of the number of pulses from the generator is 5 sync pulses transmitted to counters 6 and 19 before the moment of arrival of the pulse from the driver 9 to the number of pulses that fit in period T is nothing but the fill factor (Fig.2, b, c). This means that the strobe-pulse from the driver 9 writes to the register 22 a binary number proportional to the fill factor. Determine the digit capacity of the register 22. Counters 6 and 19 are together (K + n) bits. Pulse number

сов на периоде Т меняется в зависимости от работающего числа преобразовательных ячеек га, поэтому для однозначного определения коэффициента заполнения по состоянию счетчиков 6 и 19 при любом ш необходимо ввести еще К дополнительных разрядов. На эти разряды информация поступает или с существующих выходов кодирующего блока 21 (в случае рабощы с неавтоматической - ручной установкой числа работающих силовых каналов 2), или с соответствующих выходов преобразователя 23 кодов (в случае автоматического выбора числа силовых каналов 2). Итого регистр 22 должен иметь (2К+п) разрядов. Каждому двоичному (2К+п) разрядному числу соответствует свое значение коэффициента заполнения и свое оптимальное по пульсациям число силовых каналов ш, определяемое по кривым фиг.4. Преобразователь 23 кодов на каждое зна1485217 1 2ows on period T varies depending on the working number of converter cells ha, therefore, in order to uniquely determine the fill factor according to the state of counters 6 and 19 for any w, it is necessary to introduce K additional bits. Information is sent to these bits either from the existing outputs of the coding block 21 (in the case of a non-automatic workstation, manually setting the number of working power channels 2), or from the corresponding outputs of the converter 23 codes (in the case of automatic selection of the number of power channels 2). Total register 22 must have (2K + n) digits. Each binary (2K + n) bit number has its own fill factor value and its own ripple-optimal number of power channels, determined from the curves in FIG. 4. Converter 23 codes for each sign 1485217 1 2

чение (2К+п) разрядного двоичного числа, поступившего на его вход, выдает на выходе К-разрядное двоичное число, устанавливающее через цифровой узел 20 сравнения число силовых каналов ’ш, минимизирующее выходные пульсации. По такому же алгоритму работает постоянное запоминающее устройство, если в качестве шины адреса рассматривать (2К+п) входов блока 23, а в качестве шины данных - К его выходов.The output (2K + n) of a bit binary number received at its input gives out a K-bit binary number at the output, setting through digital comparison node 20 the number of power channels ’sh minimizing output pulsations. According to the same algorithm, the persistent storage device works, if we consider (2K + n) the inputs of block 23 as the address bus, and K its outputs as the data bus.

Пример. Рассмотрим случай, когда многофазный импульсный стаби- 15 лизатор напряжения с максимальным числом силовых каналов М=5 и числом импульсов выходного напряжения генератора 5 синхроимпульсов на периоде Т следования широтно-модулированного 20 сигнала формирователя 10, равным 1000, т.е. Т/Тгм=1000. Поэтому, учитывая (1) и (2), разрядности η для формирователей 6 и 7 и К для двоичного счетчика 19 и кодирующего блока 25 21 должны удовлетворятьExample. Consider the case when a multiphase pulsed voltage stabilizer with the maximum number of power channels M = 5 and the number of pulses of the generator output voltage is 5 sync pulses on the period T following the width-modulated 20 signal of the driver 10, equal to 1000, i.e. T / T um = 1000. Therefore, taking into account (1) and (2), the widths η for drivers 6 and 7 and K for binary counter 19 and coding block 25 21 must satisfy

п>1о§2(---) = 1о§2(——) = 8,n> 1о§ 2 (---) = 1о§ 2 (——) = 8,

*тц’ ->* TCs ’->

К? 1оё2(М+1) =3. 30TO? 1 2 (M + 1) = 3. thirty

С учетом η = 8 и К = 3 разрядность запоминающего регистра 22 должна быть п+2К = 8+2 3 = 14, а преобразователь 23 кодов должен представлять запоминающее устройство, хранящее К = 3 разрядное двоичное число в Р адресахTaking into account η = 8 and K = 3, the width of the storage register 22 should be n + 2K = 8 + 2 3 = 14, and the 23 code converter should represent a storage device storing K = 3 bit binary number in P addresses

, т · м ;=г ги, t · m; = g gi

4040

Действительно, в многофазном импульсном стабилизаторе информация о режиме работы может изменяться с приходом каждого импульса, поэтому при функционировании многофазного импульсного стабилизатора с максимально возможным числом М = 5 силовых каналов 2 необходимо иметь: для ί=5 1000 адресов (так как Т/Тги =Indeed, in a multiphase pulse stabilizer, information about the operation mode may change with the arrival of each pulse, therefore, when a multiphase pulse stabilizer is operating with the maximum possible M = 5 power channels 2, you must have: for ί = 5 1000 addresses (since T / T gi =

= 1000)·, для ί= 4 800 адресов (так как Т/Тги = 800); для ϊ = 3 600 адресов (так как Т/Тг(, = 600); для ί = = 2 400 адресов (так как Т/Тги = =400).= 1000) ·, for ί = 4,800 addresses (since T / T gi = 800); for ϊ = 3600 addresses (since T / T g (= 600) for ί = = 2400 addresses (since T / T w = 400).

Таким образом, для выбора режима функционирования многофазного импульсного стабилизатора или с двумя, или с тремя, ..., или с пятью силовыми каналами 2 необходимо иметь информацию, хранящуюся в Р адресахThus, to select the operating mode of a multiphase pulse stabilizer with either two or three, ..., or five power channels 2, you must have information stored in the P addresses

равную 1000 + 800 + 600 + 400 = = 2800.equal to 1000 + 800 + 600 + 400 = = 2800.

Учитывая, что выходная информация преобразователя 23 кодов характеризуется тремя разрядами, то в данном примере требуется организация^памяти 3 х 2800.Taking into account that the output information of the converter of 23 codes is characterized by three digits, then in this example the organization of memory 3 x 2800 is required.

Отметим, что на момент прохождения строб-импульса с формирователя 9 число импульсов К. с начала периода в счетчиках 6 и 19 пропорционально К^. Так как в периоде *Г при различных количествах силовых каналов 2 укладывается различное число импульсов генератора синхроимпульсов, то одинаковому числу К. соответствуют различные коэффициенты заполненияNote that at the time of passage of the strobe pulse from the shaper 9, the number of pulses K. from the beginning of the period in counters 6 and 19 is proportional to K ^. Since in the period * G with different numbers of power channels 2, a different number of pulses of the clock generator fits, then the same fill factor corresponds to different fill factors.

Например, пусть строб-импульс на выходе формирователя 9 зафиксировал, что в счетчиках 6 и 19 в этот момент времени содержится двоичное число 100, т.е. сначала периода прошло сто импульсов. Если многофазный импульсный стабилизатор функционирует с пятью силовыми каналами 2ί = 5 и в периоде Т укладывается 1000 импульсов выходного напряжения генератора 5 синхроимпульсов, то Κι = 100/1000 = =0,1, если ΐ = 4, то К,=100/800 = =0,125 и т.д.For example, let the strobe-pulse at the output of the shaper 9 recorded that in the counters 6 and 19 at this moment of time contains the binary number 100, i.e. At the beginning of the period one hundred impulses passed. If the multiphase pulse stabilizer functions with five power channels 2ί = 5 and in the period T there are 1000 pulses of the output voltage of the generator 5 sync pulses, then Κι = 100/1000 = = 0.1, if ΐ = 4, then K, = 100/800 = = 0.125, etc.

Для определения необходимо знать не только число импульсов К, прошедших в счетчики 6 и 19 с начала периода до периода строб-импульса от формирователя 9, но и число импульсов в периоде Т, характеризующих и число функционирующих силовых каналов 2. Эта информация находится на выходах преобразователя 23 кодов в виде К-разрядных двоичных слов (в рассматриваемом случае К = 3).To determine, it is necessary to know not only the number of pulses K transmitted to counters 6 and 19 from the beginning of the period up to the strobe-pulse period from shaper 9, but also the number of pulses in period T characterizing the number of functioning power channels 2. This information is located at the transducer outputs 23 codes in the form of K-bit binary words (in this case K = 3).

Теперь рассмотрим, какие коды записываются в ячейки постоянной памяти преобразователя 23 кодов.Обозначим двоичные числа, соответствующие содержимому счетчиков 6 и 19 на выходе преобразователя 23 кодов в момент времени р. появления на выходе формирователя 9, соответственно как АеЬ1Х6 (6;) и Авт.й3 (Ь;). Таким образом,- на выходах запоминающего регистра 22 в момент времени после прохождения на его выход син13Now let us consider which codes are written in the constant memory cells of the converter of 23 codes. Let us denote binary numbers corresponding to the contents of counters 6 and 19 at the output of the converter of 23 codes at time p. the appearance at the output of the imaging unit 9, respectively, as A e1x6 (6;) and a watts . r3 (b;). Thus, at the outputs of the storage register 22 at the moment of time after passing to its output, the syn13

14852171485217

1 414

хронизации строб-импульса с формирователя 9 окажется записанным кодthe strobe pulse from shaper 9 will be recorded code

Авых.6,Ю Леы»1э· Определим с помощью графиков фиг.4, какое число должно быть записано по этому адресу в преобразователе 23 кодов. Пусть А вы* 6,<9 (*·<) ~ 100, а АвЬ|У 2Ч4) = 5. Это соответствует = 0,1. Из фиг.4 следует, что наименьшая переменная составляющая будет в случае работы с пятью силовыми каналами 2, поэтому в ячейке, соответствующей адресу АВЫ* Лвых-2}(е<)> должно быть A vyh.6, Yu L Ekl "1E · Define using graphs 4, which number must be written at this address in the transmitter 23 codes. Let A be you * 6, <9 (* · <) ~ 100, and A bb | Y 2F (c 4 ) = 5. This corresponds = 0.1. From figure 4 it follows that the smallest variable component will be in the case of working with five power channels 2, therefore in the cell corresponding to the address A YO * L out-2} ( e <)> should be

записано число 5. Пусть в момент времени б^ появления строб-импульса на выходе формирователя 9 имеем Авых ед? = 250 и Лвь,„ -23(1: ι) = 5. Это соответствует К.=0,25=250/1000.The number 5 is written. Let at the time moment b ^ the appearance of a strobe pulse at the output of the shaper 9 we have A output units? = 250 and L, „-23 (1: ι) = 5. This corresponds to K. = 0.25 = 250/1000 .

Из графиков фиг.4 следует, что для коэффициента заполнения 0,25 меньшее значение переменной составляющей выходного напряжения соответствует работе с четырьмя силовыми каналами,, поэтому в ячейке преобразователя 23 кодов с адресом А ве(Х2) = 250 и А 6Ь)Хг) = 5 должно быть записано число 4.From the graphs of Fig. 4, it follows that for a fill factor of 0.25, a smaller value of the variable component of the output voltage corresponds to operation with four power channels, therefore, there are 23 codes with the address A ve in the converter cell (X (b 2 ) = 250 and A 6b) X (b g ) = 5 should be written the number 4.

Программирование содержимого всех ячеек преобразователя 23 кодов производится с учетом графиков фиг.4. Например, программирование производится вначале для АВЬ|Х23=5 и А 0Ь1Х ел9 от 1, 2, 3,..., 1000, затем дляThe programming of the contents of all cells of the code converter 23 is performed with regard to the graphs of FIG. 4. For example, programming is performed at the beginning for А ВЬ | Х23 = 5 and А 0Ь1Х ел9 from 1, 2, 3, ..., 1000, then for

Авы» 73 = А и А вых 6,1? от 1» 2, 3,..., And you ”73 = A and A output 6.1? from 1 ”2, 3, ...,

..., 800 и т.д...., 800, etc.

В момент времени б ; прихода стробимпульса с формирователя 9 на вход синхронизации регистра 22 на его информационных входах присутствуют коды АВЬ1Хбл, (б;) и Авых „(б;_, ),At time b; the arrival of the strobe from the driver 9 to the synchronization input of the register 22 At its information inputs there are codes А ВЬ1Хбл , (b ; ) and A out "(b; _,),

где Л8ЫИ 22 ~ код предыдущегоwhere L 8SHI 22 ~ previous code

периода работы, соответствующий моменту времени б . Это вызвано тем, что работа кодирующего блока 23 не происходит мгновенно, т.е. при записи в регистр 22 кода А6Ь(Хб19 (б·), АВык гз (£; ) выходной код преобразователя 23 кода не успевает измениться и соответствует А ВЬ(Х23(б ,work period corresponding to the point in time b. This is because the operation of the coding unit 23 does not occur instantaneously, i.e. when recording into register 22 a code A 6b (Hb19 (B ·) A V rs wk (£;) code converter 23, the output code does not have time to change and A corresponds to BL (X23 (b,

II

Преимуществом изобретения по сравнению с прототипом является повышение технико-экономических показателей, расширение функциональных возможностей за счет обеспечения возможности автоматического изменения числа фаз в зависимости от коэффициента заполнения, в рабочем режиме. Это позволяет в среднем на 20-30% уменьшитьThe advantage of the invention in comparison with the prototype is the increase of technical and economic indicators, expansion of functionality by providing the ability to automatically change the number of phases depending on the fill factor in the operating mode. This allows an average decrease of 20-30%

пульсации выходного напряжения или на такую же величину уменьшить индуктивность сглаживающих дросселей в силовых преобразовательных ячейках. Повышаются технико-экономические показ-атели и питаемой аппаратуры (уменьшается объем и масса сглаживающих фильтров, увеличивается надежность).ripple output voltage or the same amount to reduce the inductance of smoothing chokes in the power converter cells. Technical and economic displays and powered equipment increase (the volume and mass of smoothing filters decrease, reliability increases).

Claims (1)

Формула изобретенияClaim Многофазный импульсный стабилизатор напряжения, содержащий силовую цепь, выполненную в виде М параллельно включенных силовых каналов, каждый из которых соединен с входными и выходными выводами, и блок управления, состоящий из генератора синхроимпульсов, формирователя импульсов синхронизации, широтно-импульсного модулятора, М-разрядного регистра сдвига, универсального регистра сдвига, М-триггеров управления, Млогических элементов 2И-НЕ, двух формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напряжения, аналогового узла сравнения, {(-разрядного двоичного счетчика, {(-разрядного цифрового узла сравнения, кодирующего блока и источника питания блока управления, при этом аналоговый узел сравнения одним из входов подключен к источнику опорного напряжения, другим - к выходным выводам, а выходом - к одному из входов широтноимпульсного модулятора, другой вход которого подключен к выходу формирователя импульсов синхронизации широтно-импульсного модулятора, выход широтно-импульсного модулятора подключен к информационному входу М-разрядного регистра сдвига и через второй формирователь строб-импульсов - к входам универсального .М-разрядного регистра и к входу установки в "0" второго формирователя тактовых импульсов, у которого выход подключен к входу синхронизации режима последовательного приема информации универсального М-разрядного регистра, а вход - к выходу генератора синхроимпульсов и входу первого формирователя тактовых импульсов, каждый выход универсального М-разрядно- , го регистра подключен к входу, синхронизации соответствующего триггера управления, к выходам которыхMultiphase pulse voltage regulator containing a power circuit made in the form of M parallel-connected power channels, each of which is connected to input and output terminals, and a control unit consisting of a clock generator, a synchronization pulse shaper, a pulse-width modulator, an M-bit register shift, universal shift register, control M-flip-flops, 2I-NE Mlogical elements, two clock pulse shapers, two strobe pulse shapers, a reference source for voltage, analog comparison node, {(-digit binary counter, {(-digit digital comparison node, coding block and power supply of the control unit; an analog comparison node with one of the inputs connected to the reference voltage source, the other to the output terminals, and output - to one of the inputs of the pulse-width modulator, the other input of which is connected to the output of the synchronization pulse shaper of the pulse-width modulator, the output of the pulse-width modulator is connected to the information input of the M-digit The second shift register and through the second strobe pulse shaper - to the inputs of the universal .M-bit register and to the installation input to "0" of the second clock generator, whose output is connected to the synchronization input of the serial mode information of the universal M-bit register, and input - to the output of the clock generator and the input of the first driver of clock pulses, each output of the universal M-bit register is connected to the input, the synchronization of the corresponding control trigger, to the output m which 1 515 • 1485217 1 6• 1485217 1 6 подключены управляющие входы силовых каналов, у К-разрядного счетчика вход подключен к выходу первого формирователя тактовых импульсов, каждый из К-выходов - к соответствующим информационным входам цифрового узла сравнения, у которого кодирующие в^оды подключены к соответствующим выходам кодирующего блока, а выход к входу установки в "О" К-разрядного двоичного счетчика, входу формирователя импульсов синхронизации широтно-импульсного модулятора, выход первого формирователя тактовых импульсов подключен к входу М-разрядного сдвигающего регистра и через первый формирователь строб-импульсов к первым входам М логических элементов 2И-НЕ,вход первого разряда универсального М-разрядного регистра подключен непосредственно или через резистор к плюсовой шине источника питания блока управления, остальные (М-1) входы с второго по М-й подключены к минусовой шине источника питания, выходы первого, второго,..., ..., М-го разрядов М-разрядного регистра сдвига подключены к вторым входам соответственно первого, второго, ..., М-го логического элемента 2И-НЕ, выход'первого, второго,... ..., М-го логического элемента 2И-НЕ подключен соответственно к входу К первого, второго,..., М-го триггера управления, о тли чающийсяThe control inputs of the power channels are connected, for a K-bit counter, the input is connected to the output of the first driver of clock pulses, each of the K-outputs is connected to the corresponding information inputs of a digital comparison node, in which the coding is connected to the corresponding outputs of the coding unit, and the output to the installation input in the "About" K-bit binary counter, the input of the driver of the synchronization pulses of the pulse-width modulator, the output of the first driver of the clock pulses is connected to the input of the M-bit shift the register and through the first driver strobe pulses to the first inputs of M logic elements 2I-NOT, the input of the first discharge of the universal M-bit register is connected directly or through a resistor to the plus bus of the control unit power supply, the rest (M-1) inputs are from the second to M th connected to the negative power supply bus, the outputs of the first, second, ..., ..., M-th bits of the M-bit shift register connected to the second inputs of the first, second, ..., M-th logical element 2I -NO, exit the first, second, ... ..., M-th logs eskogo 2I-NO element is connected respectively to an input of first, second, ..., Mth trigger control of aphids sistent тем, что, с целью повышения техникоэкономических показателей, расширения функциональных возможностей многофазных импульсных стабилизаторов за счет обеспечения возможности автоматического изменения числа фаз в зависимости от коэффициента заполнения в рабочем режиме, введены запоминающий регистр и преобразователь кодов, при этом у запоминающего регистра входы первого, второго,...,the fact that, in order to improve technical and economic indicators, expand the functionality of multiphase pulse stabilizers by providing the ability to automatically change the number of phases depending on the fill factor in the operating mode, a memory register and a code converter are entered, while the memory register has inputs of the first, second, ..., ..., η-го разрядов подключены соответственно к выходам первого, второго, ..., η-го разряда первого формирователя тактовых импульсов, входы (п+1), (п+2),..., (п+К)-го разрядов регистра подключены соответственно к выходам первого, второго,..., К-го разрядов К-разрядного двоичного счет чика, входы (п+К+1),..., (п+2К) разрядов подключены соответственно к входам первого, второго, ..., К-го разряда цифрового узла сравнения, вход синхронизации соединен с выходом второго формирователя строб-импульсов, а выходы первого, второго, ... , (п+2К)-го разрядов соединены с соответствующими входами преобразователя кодов, у которого выходы первого, второго, К-го разрядов подключены к соответствующим кодирующим входам цифрового узла сравнения, а вход управления состоянием выходов соединен с выходом (К+1)-го разряда кодирующего блока...., η-th bits are connected respectively to the outputs of the first, second, ..., η-th digit of the first driver of clock pulses, inputs (n + 1), (n + 2), ..., (n + K ) th register bits are connected respectively to the outputs of the first, second, ..., K-th bits of a K-bit binary counter, the inputs (n + K + 1), ..., (n + 2K) bits are connected respectively to the inputs of the first, second, ..., K-th digit of the digital comparison node, the synchronization input is connected to the output of the second strobe pulse shaper, and the outputs of the first, second, ..., (n + 2K) -th digits are connected to the corresponding vuyuschimi input code converter, which outputs the first, second, K-th bits are connected to respective inputs of encoding digital comparison unit, and outputs the state control input connected to the output (K + 1) -th bit of the encoding unit. 14852171485217 Фиг. 2FIG. 2 14852171485217
SU874323549A 1987-11-02 1987-11-02 Multiphase pulse stabilizer SU1485217A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874323549A SU1485217A1 (en) 1987-11-02 1987-11-02 Multiphase pulse stabilizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874323549A SU1485217A1 (en) 1987-11-02 1987-11-02 Multiphase pulse stabilizer

Publications (1)

Publication Number Publication Date
SU1485217A1 true SU1485217A1 (en) 1989-06-07

Family

ID=21334462

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874323549A SU1485217A1 (en) 1987-11-02 1987-11-02 Multiphase pulse stabilizer

Country Status (1)

Country Link
SU (1) SU1485217A1 (en)

Similar Documents

Publication Publication Date Title
US5103462A (en) Arrangement for the conversion of an electrical input quantity into a dc signal proportional thereto
SU1485217A1 (en) Multiphase pulse stabilizer
US4686480A (en) Wave generation circuit for a pulse-width modulation inverter
US6215728B1 (en) Data storage device capable of storing plural bits of data
US4389637A (en) Digital to analog converter
US7317294B2 (en) Pulse generator and method thereof
US4713622A (en) Multiple state tone generator
SU1483438A1 (en) Multiphase pulsed voltage stabilizer
SU1070528A1 (en) Polyphase pulse stabilizer
SU1023348A2 (en) Multichannel function generator
SU1285574A1 (en) Device for generating pulses
SU960838A1 (en) Function converter
SU1183949A1 (en) Polyphase pulse stabilizer
SU1359888A1 (en) Pulse generator
SU1141427A1 (en) Function generator
SU1156032A1 (en) Polyphase pulsed voltage stabilizer
SU1195433A1 (en) Pulse sequence converter
JP3160331B2 (en) Pulse width modulator
SU1182657A1 (en) Polyphase pulse-width modulator
SU1723656A1 (en) Programmed delay line
SU1697071A1 (en) Orthogonal signal generator
SU1246374A2 (en) Sine-cosine signal-to-digital converter
SU1259470A1 (en) Digital generator of linear-frequency-modulated signals
SU506845A1 (en) Digital function generator
SU834852A2 (en) Generator of radio pulses with random parameters