SU1481828A1 - Telemetering data transmitter - Google Patents

Telemetering data transmitter Download PDF

Info

Publication number
SU1481828A1
SU1481828A1 SU864194553A SU4194553A SU1481828A1 SU 1481828 A1 SU1481828 A1 SU 1481828A1 SU 864194553 A SU864194553 A SU 864194553A SU 4194553 A SU4194553 A SU 4194553A SU 1481828 A1 SU1481828 A1 SU 1481828A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control unit
address
encoder
Prior art date
Application number
SU864194553A
Other languages
Russian (ru)
Inventor
Ильгиз Фаатович Ахмадиев
Анатолий Евгеньевич Батюк
Сергей Геннадиевич Брыкин
Владимир Владимирович Грицык
Наталия Юльевна Карпенко
Вера Валентиновна Левицкая
Андрей Юлианович Луцык
Ирина Георгиевна Любецкая
Роман Мирославович Паленичка
Геннадий Тимофеевич Черчык
Original Assignee
Физико-механический институт им.Г.В.Карпенко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Физико-механический институт им.Г.В.Карпенко filed Critical Физико-механический институт им.Г.В.Карпенко
Priority to SU864194553A priority Critical patent/SU1481828A1/en
Application granted granted Critical
Publication of SU1481828A1 publication Critical patent/SU1481828A1/en

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Изобретение относитс  к обработке и передаче информации и может быть использовано в телеметрических системах дл  запроса и выдачи телеметрических данных. Целью изобретени   вл етс  сокращение времени передачи информации. Дл  достижени  поставленной цели в устройство введен инвертор контрольного разр да, который в сочетании с кодером и декодером позвол ет обнаружить ошибки в передаче и приеме сигналов без использовани  дополнительного разр да в передаваемых кодах, что позвол ет использовать более короткие кодовые последовательности. 1 ил.The invention relates to the processing and transmission of information and can be used in telemetry systems for requesting and issuing telemetry data. The aim of the invention is to reduce the transmission time of information. To achieve this goal, a pilot-bit inverter is introduced into the device, which, in combination with the encoder and decoder, allows detecting errors in the transmission and reception of signals without the use of additional bits in the transmitted codes, which allows the use of shorter code sequences. 1 il.

Description

SS

(L

Изобретение относитс  к обработ- . ке и передаче информации и может быть использовано в телеметрических системах дл  запроса и выдачи телеметрических данных.The invention relates to processing. information transmission and can be used in telemetry systems for requesting and transmitting telemetry data.

Цель изобретени  - сокращение вре- мени передачи информации,The purpose of the invention is to reduce the time of information transfer,

На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 - детектор сбо .FIG. 1 shows the scheme of the proposed device; in fig. 2 - detector failure.

Устройство дл  передачи и приема телеметрической информации содержит на передающей стороне первый регистрA device for transmitting and receiving telemetry information contains on the transmitter side a first register

Iсдвига, кодер 2, передатчик 3 адреса , приемник 4 (данных), второй регистр 5 сдвига, декодер 6 ошибок, детектор 7 сбо , генератор 8 тактовых импульсов, блок 9 управлени , передатчик 10 синхросигналов, блокShift, encoder 2, transmitter 3 addresses, receiver 4 (data), second shift register 5, decoder 6 errors, fault detector 7, 8 clock pulses, control block 9, clock transmitter 10, block

IIзапроса данных, канал 12 св зи, содержащий три линии св зи на приемной стороне, приемник 13 адреса, передатчик 14 данных, приемник 15 синхросигналов, второй декодер 16 ошибок, второй кодер 17, инвертор 18 контрольного разр да, второй блок 19 управлени , которые составл ют блок 20 выдачи данных, регистр 21 адреса и -регистр 22 данных, входы адреса 23 и готовности адреса 24, выходы готовности данных 25, данных 26, адреса 27, первый 28 и второй 29 выходы синхроимпульсов, входы готовности данных 30 и данных 31, де- детектор 7 сбо  содержит таймер 32, элемент ИЛИ 33 и триггер 34.II data request, communication channel 12, containing three communication lines on the receiving side, address receiver 13, data transmitter 14, clock signal receiver 15, second error decoder 16, second encoder 17, check bit inverter 18, second control block 19, which data output block 20, address register 21 and data register 22, addresses 23 and readiness addresses 24, data readiness outputs 25, data 26, addresses 27, first 28 and second 29 sync pulses, data readiness inputs 30 and data 31 , de-detector 7 failure contains a timer 32, an element OR 33 and a trigger ger 34.

Устройство работает следующим образом .The device works as follows.

Код адреса требуемого параметра от ЭВМ поступает через вход 23 адреса устройства на вход регистра 21 адреса и в него записываетс . Одно4The address code of the required parameter from the computer enters through the input 23 of the device address to the input of the address register 21 and is written to it. One4

0000

оо ьэoo e

0000

временно с входа 24 готовности адреса импульс готовности запускает блок 9 управлени  и разрешает запись параллельного кода адреса в регистр 1 сдвига. При подаче тактовых импульсов с первого выхода блока 9 управлени  на вход управлени  сдвигом регистра 1 происходит преобразование параллельного кода адреса в последовательный на выходе регистра 1. Первый кодгр 2 добавл ет один контрольный разр д четности к входному последовательному коду адреса с целью последующего обнаружени  одиночной ошибки при передаче по каналу св зи. Код адреса передаетс  из блока 11 запроса данных посредством передатчика 3 адреса в блок 20 выдачи данных. Управл ющий импульс с выхода блока 9 управлени  запускает детектор 7 сбо . В блоке 20 выдачи информации код адреса принимаетс  в приемнике 13 адреса. Первый импульс кода адреса, который  вл етс  стартовым импульсом, запускает второй блок 19 управлени , в результате чего на его первом выходе по вл ютс  тактовые импульсы. Тактовые импульсы с первого выхода блок 19 поступают на первый выход 28 синхроимпульсов устройства. По этим синхроимпульсам осуществл етс  прием последовательного кода адреса. Одновременно посредством декодера 16 ошибки проводитс  проверка, произошла ли одиночна  ошибка при передаче кода адреса. Дл  этого декодер 16 ошибок провер ет прин тый , код на четность Если сумма всех разр дов нечетна , то триггер ошибки , вход щий в состав декодера ошибок , устанавливаетс  в единичное состо ние и тогда на выходе декодера 16 ошибок по вл етс  сигнал 1м. itemporarily from readiness input 24, the readiness impulse starts control block 9 and allows writing the parallel address code to shift register 1. When applying clock pulses from the first output of control block 9 to the shift control input of register 1, the parallel address code is converted into a serial one at the output of register 1. The first kodgr 2 adds one parity check bit to the input serial address code for the subsequent detection of a single error transmission over the communication channel. The address code is transmitted from the data request unit 11 via the address transmitter 3 to the data output unit 20. The control pulse from the output of the control unit 9 starts the failure detector 7. In the information issuing unit 20, the address code is received in the address receiver 13. The first impulse of the address code, which is the starting impulse, starts the second control unit 19, with the result that clock pulses appear on its first output. The clock pulses from the first output of the block 19 are fed to the first output 28 of the clock of the device. These sync pulses receive the serial address code. At the same time, by means of the decoder 16, an error is checked whether a single error has occurred when transmitting the address code. For this, a 16 error decoder checks the received parity code. If the sum of all bits is odd, the error trigger included in the error decoder is set to one and then 1m signal appears at the output of the 16 decoder error. i

После поступлени  на вход 30 готовности данных управл ющего импульса запускаетс  блок 19 управлени  на выдачу данных из блока 20 в блок 11. Данные (код заданного параметра ) на входе 31 данных кодируютс  дл  передачи во втором кодере 17, который добавл ет один контрольный разр д четности к последовательному коду на его входе. Инвертор 18 контрольного разр да в зависимости от выходного сигнала декодера 16 ошибок измен ет последний контрольныйAfter a control pulse arrives at the readiness input 30, a control block 19 is started to output data from block 20 to block 11. Data (parameter code) at input 31 of data is encoded for transmission in a second encoder 17, which adds one parity check bit to the serial code at its input. The check bit inverter 18, depending on the output of the error decoder 16, changes the last check bit.

00

5five

00

5five

00

5five

00

5five

00

5five

разр д четности на выходе второго кодера 17.parity bit at the output of the second encoder 17.

Если произошла ошибка при передаче адреса, т.е. имеетс  единичный сигнал на выходе декодера 16 ошибок , то значение контрольного разр да инвертируетс , в противном случае оно не измен етс . Таким образом , информаци  о наличии ошибки при передаче кода адреса передаетс  обратно в блок 11. Эта информаци  неправильно передаетс  в случае, когда одновременно возникает одиночна  ошибка при передаче адреса и данных . Однако этот случай практически исключаетс  из-за малого значени  веро тности ошибки. Код данных из передатчика 14 данных через канал 12 св зи поступает на вход приемника 4 данных в блоке 11„ Первый импульс кода данных  вл етс  стартовым импульсом, который с выхода приемника 4 данных поступает на вход сброса детектора 7 сбо ,, В последнем при этом происходит сброс таймера 32 в нулевое состо ние, и одновременно этот стартовый импульс по-1 ступает на второй вход элемента ИЛИ 33. В результате на втором выходе детектора 7 сбо  будет единичный сигнал, который запускает блок 9 управлени  на прием кода данных. Тогда в регистр 5 записываетс  k- разр дный код данных. Одновременно посредством декодера 6 ошибок производитс  проверка прин того кода на четность дл  обнаружени  ошибки. При обнаружении ошибки выходной триггер в декодере 6 ошибок устанавливаетс  в единичное состо ние.If an error occurred while transmitting the address, i.e. if there is a single signal at the output of the decoder 16 errors, the value of the check bit is inverted, otherwise it does not change. Thus, information on the presence of an error during the transmission of the address code is transmitted back to block 11. This information is incorrectly transmitted in the case when a single error simultaneously occurs during the transmission of the address and data. However, this case is practically excluded due to the small value of the probability of error. The data code from the data transmitter 14 through the communication channel 12 is fed to the input of the data receiver 4 in block 11. The first data code pulse is the starting pulse, which from the output of data receiver 4 is fed to the reset input of the detector 7 crash. resetting the timer 32 to the zero state, and at the same time this starting impulse is -1 at the second input of the element OR 33. As a result, at the second output of the detector 7 there is a single signal that starts the control unit 9 to receive the data code. Then register 5 is written to the k-bit data code. At the same time, the received parity code is checked by the error decoder 6 for detecting an error. When an error is detected, the output trigger in the decoder 6 errors is set to one.

После поступлени  управл ющего импульса на вход записи регистра 22 данных в первый разр д последнего записываетс  выходной сигнал детектора сбо , а во второй разр д - выходное значение декодера 6 ошибок, которое указывает на присутствие ошибки при передаче информации по каналу св зи. Одновременно в остальные k разр дов регистра 22 переписываетс  содержимое сдвигового регистра 5, т.е. код данных. Управл ющий импульс с четвертого выхода первого блока управлени  также поступает на выход 25 готовности данных устройства, сигнализиру  тем самым ЭВМ о готовности очередного значени  заданного телеметрическогоAfter the arrival of the control pulse at the input of the data register 22, the output of the detector is written to the first bit of the last bit, and the second bit to the output value of the error decoder 6, which indicates the presence of an error when transmitting information over the communication channel. At the same time, the contents of the shift register 5, i.e. data code. The control pulse from the fourth output of the first control unit also arrives at the output 25 of the device’s data readiness, thereby signaling the computer that the next telemetry value is ready.

параметра. В случае возникновени  сбо  ЭВМ получает информацию о наличии сбо , и повтор етс  указанный процесс запроса и передачи сбойного параметра.parameter. In the event of computer failure, the computer receives information about the presence of a failure, and the specified process of requesting and transmitting the failed parameter is repeated.

Claims (1)

Формула изобретени Invention Formula Устройство дл  передачи и приема телеметрической информации, содержащее на передающей стороне регистр адреса, регистр данных, кодер, передатчик адреса, блок управлени , генератор тактовых импульсов приемник , выход которого соединен с первым входом декодера ошибок, на приемной стороне - приемник адреса и декодер ошибок, кодер, вход которого подключен к первому выходу блока управлени , передатчик данных, отличающеес  тем, что, с целью сокращени  времени передачи информации , в устройство введены на передающей стороне регистры сдвига, де тектор сбо , передатчик синхросигналов , вход регистра адреса  вл етс  первым входом устройства, первый вхо блока управлени  объединен с первым входом первого регистра сдвига и  вл етс  вторым входом Устройства, первый выход блока управлени  подключен к второму входу первого регистра сдвига и к первому входу кодера , выход которого соединен с входом передатчика адреса, выход первого регистра сдвига соединен с вторым входом кодера, выход генератора тактовых импульсов подключен к второму входу блока управлени , к первым входам детектора сбо  и к входу передатчика синхросигналов, второй выход блока управлени  подключен к второму входу детектора сбо , первый выход которого соединен с третьим входомA device for transmitting and receiving telemetry information, comprising, on the transmitting side, an address register, a data register, an encoder, an address transmitter, a control unit, a clock pulse generator, the output of which is connected to the first input of the error decoder, on the receiving side an address receiver and an error decoder, an encoder, the input of which is connected to the first output of the control unit, a data transmitter, characterized in that, in order to reduce the information transmission time, the shift registers are entered into the device, g The cue ticker, the sync signal transmitter, the address register input is the first input of the device, the first input of the control unit is combined with the first input of the first shift register and is the second input of the Device, the first output of the control unit is connected to the second input of the first shift register and to the first input of the encoder the output of which is connected to the input of the address transmitter, the output of the first shift register is connected to the second input of the encoder, the output of the clock generator is connected to the second input of the control unit, to the first inputs of the detector pa SRB and to the input of the transmitter clock, the second output of the control unit is connected to the second input of SRB detector, a first output of which is connected to the third input 10ten 1515 2020 25 481828625 4818286 блока управлени , выход приемника подключен к третьему входу детектора сбо , второй выход которого соединен с входом блокировки регистра данных, выход которого  вл етс  информационным выходом устройства, третий выход блока управлени  соединен с входом управлени  регистра данных и  вл етс  управл ющим выходом устройства, четвертый выход блока управлени  подключен к второму входу декодера ошибок и первому входу второго регистра сдвига, выход приемника соединен с вторым входом второго регистра сдвига, выход которого подключен к информационному входу регистра данных, контрольный вход которого соединен с выходом декодера ошибок, ка приемной стороне введен приемник синхросигналов, инвертор контрольного разр да, выход которого подключен к входу передатчика данных, выход приемника адреса подключен к первым входам блока управлени  и декодера ошибок и  вл етс  первым выходом устройства, выход приемника синхросигналов соединен с вторым входом блока управлени , первый и второй выходы которого  вл ютс  соответственно вторым и третьим выходами устройства, третий выход блока управлени  соединен с первым входом инвертора контрольного разр да,выход декодера ошибок подключен к второму входу инвертора контрольного разр да, выход кодера соединен с третьим входом инвертора контрольного разр да, третий вход блока управлени   вл етс  первым входом устройства, второй вход кодера  вл етс  вторым входом устройства, второй выход блока управлени  соединен с вторы входом декодера ошибок .the control unit, the receiver output is connected to the third detector input failure, the second output of which is connected to the blocking input of the data register, the output of which is the information output of the device, the third output of the control unit is connected to the control input of the data register and the control output of the device, the fourth output the control unit is connected to the second input of the error decoder and the first input of the second shift register, the receiver output is connected to the second input of the second shift register, the output of which is connected to inf A data register input, the control input of which is connected to the output of the error decoder, a receiver of synchronization signals is inputted to the receiving side, a test bit inverter whose output is connected to the input of the data transmitter, the output of the address receiver is connected to the first inputs of the control unit and the error decoder and is the first the output of the device, the output of the clock signal receiver is connected to the second input of the control unit, the first and second outputs of which are respectively the second and third outputs of the device, the third output the control unit is connected to the first input of the check-bit inverter, the output of the error decoder is connected to the second input of the check-bit inverter, the output of the encoder is connected to the third input of the check-bit inverter, the third input of the control unit is the first input of the device, the second input of the encoder is the second the input of the device, the second output of the control unit is connected to the second by the input of the error decoder. 30thirty 3535 4040 4545 Ј зьH II Ъ СбросB reset Фие.2Fie.2
SU864194553A 1986-11-14 1986-11-14 Telemetering data transmitter SU1481828A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864194553A SU1481828A1 (en) 1986-11-14 1986-11-14 Telemetering data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864194553A SU1481828A1 (en) 1986-11-14 1986-11-14 Telemetering data transmitter

Publications (1)

Publication Number Publication Date
SU1481828A1 true SU1481828A1 (en) 1989-05-23

Family

ID=21285553

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864194553A SU1481828A1 (en) 1986-11-14 1986-11-14 Telemetering data transmitter

Country Status (1)

Country Link
SU (1) SU1481828A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 705493, кл. G 08 С 19/28, 1977. *

Similar Documents

Publication Publication Date Title
GB1457267A (en) Coded data-handling apparatus
US4326291A (en) Error detection system
SU1481828A1 (en) Telemetering data transmitter
GB1144700A (en) Digital error control systems
RU2127953C1 (en) Method for message transmission in half-duplex communication channel
US3428944A (en) Error correction by retransmission
US4078225A (en) Arrangement and a method for error detection in digital transmission systems
SU1124279A1 (en) Information output device
SU1476478A1 (en) Unit for connecting subscribers to common bus
SU903989A1 (en) Device for checking and correcting address signals for serial-action storage
SU732877A1 (en) Device for coding and decoding sequence code with correction of individual errors
KR100260988B1 (en) Baud rate generator
SU1193655A1 (en) Serial code-to-parallel code converter
SU907846A1 (en) Decoding device
SU1578825A2 (en) Device for transmission and reception of discrete information with error correction
SU410388A1 (en)
SU1513626A1 (en) Series-to-parallel code converter
SU1051541A1 (en) Device for detecting and localizing errors when transmitting information
SU1442997A1 (en) Device for interfacing computer with subscriber via serial communication channel
KR100266255B1 (en) Apparatus for detecting errors in sending data
SU1474664A2 (en) Computer/communication channel interface
SU1647572A1 (en) Serial code testing device
SU1252781A1 (en) Device for transmission and reception of digital information
SU1257709A1 (en) Storage with error detection and correction
SU1495800A1 (en) Device for data check in parallel code