SU1478218A1 - Data check unit - Google Patents
Data check unit Download PDFInfo
- Publication number
- SU1478218A1 SU1478218A1 SU874212711A SU4212711A SU1478218A1 SU 1478218 A1 SU1478218 A1 SU 1478218A1 SU 874212711 A SU874212711 A SU 874212711A SU 4212711 A SU4212711 A SU 4212711A SU 1478218 A1 SU1478218 A1 SU 1478218A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- compression
- node
- input
- outputs
- modulo
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано в качестве устройства контрол в цифровых вычислительных машинах. Цель изобретени - повышение достоверности контрол . Устройство содержит две группы информационных входов 1, 2, многовходовой узел сжати , содержащий группу элементов 4 сжати , узел 5 суммировани по модулю два, вход 6 синхронизации устройства, элемент 7 сжати , контрольные выходы 8 устройства. Устройство характеризуетс более высокой способностью к обнаружению неисправностей в самом устройстве контрол . Положительный эффект достигаетс за счет введени дополнительного элемента сжати и узла суммировани по модулю два. 1 ил.The invention relates to the field of computing and can be used as a control device in digital computers. The purpose of the invention is to increase the reliability of the control. The device contains two groups of information inputs 1, 2, a multi-input compression node containing a group of compression elements 4, a modulo-two summing node 5, a device synchronization input 6, a compression element 7, and device control outputs 8. The device is characterized by a higher ability to detect faults in the monitoring device itself. A positive effect is achieved by introducing an additional element of compression and a modulo-two summation node. 1 il.
Description
Я vlI vl
0000
юYu
Изобретение относитс к вычислительной технике и может быть использовано дл оперативной встроенной проверки исправности систем при одновременном обеспечении самопровер емости устройства дл контрол информации .The invention relates to computing and can be used for on-line embedded verification of the health of systems while ensuring that the device for monitoring information is self-verifying.
Цель изобретени - повышение достоверности контрол за счет обнаруже- ни неисправностей повышенной кратности в самом устройстве дл контрол информации,The purpose of the invention is to increase the reliability of control due to the detection of faults of increased multiplicity in the device itself to control information
На чертеже изображена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.
Устройство содержит две группы информационных входов 1 и 2, много- входовой узел 3 сжати , содержащий группу элементов 4 сжати , узел 5 суммировани по модулю два, вход 6 синхронизации устройства, элемент 7 сжати , выходы 8 устройства.The device contains two groups of information inputs 1 and 2, a multi-input compression node 3 containing a group of compression elements 4, a modulo-two summing node 5, a device synchronization input 6, a compression element 7, and device outputs 8.
Устройство работает следующим образом .The device works as follows.
На входы 1.1, 1.2, ..., 1,п и 2,1, 2.2, ..., 2.п устройства поступает контролируема информаци , представленна двухпроводным кодом, где разр ды 2.1, 2.2, ..., 2,п инверсны соответствующим разр дам 1,1,1.2, ..., l.n. При наличии кодовых наборов (01 или 10) на входах 1.1 и 2.1, где ,п, и исправности всех элементов 4 сжати на выходах много- входового узла 3 сжати формируетс так же кодовый набор (01 или 10).At the inputs 1.1, 1.2, ..., 1, p and 2.1, 2.2, ..., 2.n device receives controlled information, represented by a two-wire code, where bits 2.1, 2.2, ..., 2, p inverse by the corresponding bit 1, 1, 1.1, ..., ln In the presence of code sets (01 or 10) at the inputs 1.1 and 2.1, where, p, and the health of all elements 4 of the compression at the outputs of the multi-input node 3 of the compression, the same code set (01 or 10) is also formed.
При наличии ошибки во входной информации /по вление некодового набора ) либо одиночной неисправности в узле 3 сжати ш его BI кодах формиру- етс некодовый набор. Кроме того, четному входному вектору на вхо- дах 2.1, 2.2,..., 2.п при правильном функционировании узла 3 сжати соответствует набор 10 на выходахIf there is an error in the input information / the appearance of a non-code dialing) or a single malfunction in the node 3 compression w of its BI codes, a non-code dialing is formed. In addition, an even input vector on inputs 2.1, 2.2, ..., 2.n with proper functioning of the node 3 compression corresponds to a set of 10 at the outputs
узла зажати , нечетному вектору - набор 01. При этом на выходах многовхо- дового узла 3 сжати и узла 5 суммировани по модулю два формируютс кодовые наборы 10 и 01 или 01 и 10 при улевом сигнале на входе 6 синхронизации и наборы 10 и 10 или 01 и 01 при единичном сигнале на входе 6 синхронизации.of the clamped node, the odd vector is set 01. At the outputs of the multi-output compression node 3 and the module 5 modulo-2 sum, code sets 10 and 01 or 01 and 10 are formed with a zero signal at input 6 of the synchronization and sets 10 and 10 or 01 and 01 with a single signal at sync input 6.
В устройстве каждый цикл контрол одного очередного входного вектора состоит из двух тактов.In the device, each control cycle of one successive input vector consists of two cycles.
В первом такте каждого цикла на вход 6 поступает нулевой сигнал,In the first cycle of each cycle, the zero signal goes to input 6,
во вторим - единичный сигнал. При этом в первом такте на выходы узла 3 сжати и узла 5 суммировани по модулю два поступают наборы 01 и 10 (либо 10 и 01), обеспечива формирование на выходах 8 устройства набора 01, Во втором такте на выходы узла 2 сжати и узла 5 суммировани по модулю два поступают наборы 0 и 01 (либо 10 и 10 соответственно), обеспечива формирование на выходах 8 устройства набора 10. Таким образом , на выходах 8 устройства вырабатываютс последовательности строго чередующихс нулей и единиц (альтернативна последовательность). Люба последовательность на выходах 8, отличающа с от альтернативной, свидетельствует о наличии ошибки во входной информации или неисправности в устройстве.in the second - a single signal. In the first cycle, the sets 01 and 10 (or 10 and 01) arrive at the outputs of the node 3 of the compression and the node 5 of the modulo-2 summation, ensuring that the set device 01 is formed at the outputs 8. In the second cycle, the outputs of the node of the compression 2 and the node 5 modulo two, sets 0 and 01 are received (or 10 and 10, respectively), ensuring that set 10 devices are formed at outputs 8. Thus, sequences of strictly alternating zeros and ones are generated at device outputs 8 (alternative sequence). Any sequence at the outputs 8, which differs from the alternative, indicates the presence of an error in the input information or a malfunction in the device.
Обнаружение неисправностей состоит в следующем. Одиночна константна неисправность на входе устройства или в узлах 3 и 5 вызывает по вление на входах элемента 7 сжати некодового входного набора, который нарушает альтернативную последовательность на выходах 8 устройства, что свидетельствует о наличии неисправности . Одиночна константна неисправность в элементе 7 сжати также вызывает по вление на выходах 8 устройства последовательности, отличающейс от альтернативной, что свидетельствует о наличии неисправности .Fault detection is as follows. A single constant fault at the input of the device or at nodes 3 and 5 causes the appearance at the inputs of the compression element 7 of a non-coded input set, which disrupts the alternate sequence at the outputs of the device 8, which indicates the presence of a fault. A single constant fault in the compression element 7 also causes the appearance at the outputs 8 of the sequence device, which is different from the alternative one, which indicates the presence of a fault.
При неисправности двойной кратности нарушаетс соответствие между парами сигналов на выходах узлов 3 и 5, что приводит к искажению последовательности на выходах 8 устройства. Неисправность двойной кратности типа константа 01 (или 10) на выходах 8 также вызывает нарушение альтернативной последовательности на выходах устройства, что свидетельствует о наличии неисправности.In the case of a double-fold fault, the correspondence between the pairs of signals at the outputs of nodes 3 and 5 is broken, which leads to a distortion of the sequence at the outputs 8 of the device. Malfunction of the double frequency type constant 01 (or 10) at the outputs 8 also causes a violation of the alternative sequence at the outputs of the device, which indicates the presence of a malfunction.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874212711A SU1478218A1 (en) | 1987-03-19 | 1987-03-19 | Data check unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874212711A SU1478218A1 (en) | 1987-03-19 | 1987-03-19 | Data check unit |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1478218A1 true SU1478218A1 (en) | 1989-05-07 |
Family
ID=21291819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874212711A SU1478218A1 (en) | 1987-03-19 | 1987-03-19 | Data check unit |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1478218A1 (en) |
-
1987
- 1987-03-19 SU SU874212711A patent/SU1478218A1/en active
Non-Patent Citations (1)
Title |
---|
Caster W.C., Schneiden P.R. Design of dynamically checked compliters.-IFIP Congress, Solinburgh, Scotland, 1968, p. 878-883, fig. 3. Патент US № 3634665, от. G 06 F 15/16, 1969. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4779266A (en) | Encoding and decoding for code division multiple access communication systems | |
SU1478218A1 (en) | Data check unit | |
SU1532931A1 (en) | Device for checking information | |
JP3217993B2 (en) | Parity check circuit | |
SU1596475A1 (en) | Cyclic synchronization device | |
GB1289222A (en) | ||
SU1068942A1 (en) | Device for checking binary information in berger codes | |
SU1018121A1 (en) | Checking device | |
SU690485A1 (en) | Decoder monitoring arrangement | |
SU1689945A2 (en) | A serial adder | |
SU1322286A1 (en) | Device for modulo two checking and restoring of information | |
SU1587640A1 (en) | Device for convolution of binary code to module code | |
SU1656537A1 (en) | Device to monitor decoder | |
RU1780171C (en) | Switching device | |
SU1506565A1 (en) | Device for receiving information transmitted via two parallel communication channels | |
SU1050125A2 (en) | Bipulse signal receiving device | |
SU1076907A1 (en) | Device for checking modulo 2 monitoring equipment | |
SU401006A1 (en) | BINARY PULSE COUNTER | |
US3437996A (en) | Error correcting circuit | |
SU1474654A1 (en) | Error detection and correction unit | |
SU1283743A1 (en) | Device for checking conversion of information | |
SU1536399A1 (en) | Device for multiplication of matrices | |
SU1513626A1 (en) | Series-to-parallel code converter | |
SU1615724A1 (en) | Device for parity check of binary code | |
SU1662009A1 (en) | Device for checking fibonacci two-code |