SU1474644A1 - Устройство дл извлечени корн @ -й степени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах. Цель изобретени  состоит в увеличении быстродействи . Устройство содержит блок синхронизации 15, который обеспечивает синхронизацию работы блока начальных приближений 1, блока 3 возведени  в степень, умножителей 4 и 5 сумматоров 9-11, нормализаторов 7,8 и регистров 12,13, итерационный процесс алгоритма извлечени  корн  M=й степени. Показатель степени подаетс  на вход 17, а подкоренное выражение Y- HA ВХОд 16. 6 ил.

Description

(21)4231824/24-24

(22)20.04.87

(46) 23.04,89. Бюл. № 15

(71)Таганрогский радиотехнический институт им. В.Д.Калмыкова

(72)В.Ф.Арсени, М.Е.Бород нский, Г.А.Вольцифер, И.Ф.Сурженко иН.Б.Тар- лычев

(53) 681.325(088,8)

(56) Авторское свидетельство СССР

№ 538360, кл. G 06 F 7/552, 1976.

Кал ев А.В. Многопроцессорные системы с программируемой архитектурой.- М.: Радио и св зь, 1984, с. 138, рис. 4.44.

(54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ m-й СТЕПЕНИ

(57) Изобретение относитс  к вычисли тельной технике и может быть использовано в цифровых вычислительных машинах и структурах. Цель изобретени  состоит в увеличении быстродействи . Устройство содержит блок синхронизации 15, который обеспечивает синхронизацию работы блока начальных приближений 1, блока 3 возведени  в степень, умножителей 4 и 5, сумматоров 9-11, нормализаторов 7, 8 и ре- гистров 12, 13, итерационный процесс алгоритма извлечени  корн  m-й степени . Показатель степени подаетс  на вход 17, а подкоренное выражение У - на вход 16е 6 ил.

о $

о

Ј

Јъ

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах.

Цель изобретени  - повышение быстродействи  устройства.

На фиг.1 представлена структурна  схема устройства дл  извлечени  корн  m-й степени; на фиг.2-6 - примеры реализации соответственно блока синхронизации , блока формировани  коэффициента , блока нормализации, блока возведени  в степень и блока вычислени  начального приближени ,

Устройство содержит блок 1 вычислени  начального приближени , коммутатор 2, блок 3 возведени  в степень блоки 4 и 5 умножени , блок 6 формировани  коэффициента, блоки 7 и 8 нормализации, сумматоры 9-11, регистры 12 и 13, схему 14 сравнени , блок 15 синхронизации, входы 16-19, выходы 20 и 21 устройства.

Блок 15 синхронизации содержит (фиг.2) элемент 22 задержки, триггер 23, элемент И 24s генератор 25 и сдвиговый регистр 26,

Блок 6 содержит (фиг.З) сдвиговые регистры 27 и 28, триггер 29, эле-

мент И 30 и генератор 31. i

Блок 7 (8) нормализации содержит

(фиг,4) сдвиговые регистры 32 и 33, триггер 34, элемент И 35 и генератор 36.

Блок 3 содержит (фиг05) вход 37 Пуск, триггеры 38-40, генераторы 41 и 42, регистры 43-48, умножители 49 и 50, элементы И 51-53, элементы ИЛИ 54 и 55, распределитель 56, формирователь 57, сумматор 58, элемент 59 задержки, элемент НЕ 60, входы 61 и 62 и выходы 63 и 64 блока

Блок 1 содержит( фиг„6) элементы И 65-67, регистры 68 и 69, генератор 70, счетчик 71, дешифратор 72 нул , триггеры 73 и 74, делитель .75 и элементы И 76 и 77.

В основу работы предлагаемого устройства , предназначенного дл  извле- чени  корн  m-й степени Y мт|Х, положен алгоритм

х , Y .

oin Y с6и

(О

.пвО,1,2,..., где п - номер итерации.

Вычислени  по формуле (1) прекращаютс  при выполнении услови 

Yn+1 - Yji Ј ,

где Ј - заданна  точность вычислений .

Известно, что итерационный процесс

V, ) , ,1,2, сводитс  к точному решению при выполнении услови 

/Cf (Y) Ы (2

В нашем случае условие (2) дл  каждой итерации имеет вид

m ТГ

„

i

(3)

Если oin mY h , то неравенство (3)

0

5

0

5

0

0

5

5

выполн етс  при любом m и Y

и

Значение о(.п выбираетс  равным чисИ1-

, и равным неко- . m-i

лу, ближайшему mY торой степени 2. Например, mY ™ 0,128, тогда o6n mY - , cdh 0,125 - 2 .

Начальное условие YQ находитс  следующим образом.

Определ етс  значение 5С, ближай

шее к числу X и равное 2

е

Например, Затем

если ,126, то ,

v f7F Л Г 11

имеем Y 2 означает

L л J

сдвиг числа 1 на m и выделение целой части полученного результата с округлением до большего целого.

Устройство работает следующим образом .

В исходном состо нии регистры 12 и 13 и схема 14 сравнени  устанавливаютс  в нулевое положение, а блок 15 синхронизации находитс  в режиме умолчани ,

На вход 19 допуска и схему 14 сравнени  поступает код, равный величине пол  допуска, на входы 16 и 17 подаютс  соответственно число Y и значение степени т-1. По команде на входе 18 блок 15 переходит в режим генерации синхронизации, коммутатор 2 устанавливаетс  в положение, подключающее выход блока 1 к входу блока 3 возведени  в степень m-1, a в блоке 1 вычисл етс  значение начального приближени  согласно описанному правилу. По импульсу с первого выхода блока 15 синхронизации в блоке 3 результат начального приближени  Ye возводитс  в степень т-1, по импульсу с второго выхода блока 15 в блоках 4 и 5 умножени  вычисл ютс  значени  соответственно Y и m, по импульсу с третьего выхода блока

15 в блоке 6 формируетс  значение коэффициента , по импульсу с четвертого выхода в блоках 7 и 8 норYm мализации формируютс  значени  --оСИX и --- по импульсу с п того выхода

ОСП

в сумматоре 9 вычисл етс  значение

X У„го -т- - --, а в сумматоре 10 по им°ЬП «t|

пульсу с шестого выхода блока 15 син хронизации вычисл етс  значение

X УГ

+ Yn, которое по импуль

oin oi-n

су с седьмого выхода олока 15 записываетс  в регистр 12. По импульсу с восьмого выхода блока 15 в сумматоре 11 вычисл етс  разность чисел, наход щихс  в регистрах 12 и 13, У„ (на первом цикле содержимое регистра 13 равно нулю). По импульсу с дев того выхода блока 15 содержимое регистра 12 переписываетс  в регистр 13, и схема 14 сравнени  сравнивает значение разности (У„4, -Ул ) с допуском Ј , установленным на входе 19, В случае, разность меньше Ј , то на выходе схемы сравнени  устанавливаетс  потенциал, который поступает на вход 18 конца вычислени  и на управл ющий вход блока 15, останавлива  его, В случае, если разность больше Ј , то блок 15 синхронизации не останавливаетс , и по импульсу с дес того выхода коммутатор 2 переключаетс  в положение, подключающее выход регистра 13 к входу блока 3 возведени  в степень m-J. В дальнейшем с выходов блока 15, с первого по дев тый, поочередно в указанной nor- следовательности по вл ютс  импульсы обеспечивающие второй цикл итерации. Этот процесс длитс  до тех пор, пока не выполнитс  условие допуска. Получение сигнала на выходе 21 означает разрешение съема результата на выходе 20„

Claims (1)

1. Формула изобретени 

   Устройство дл  извлечени  корн  m-й степени, содержащее три сумматора , первый блок умножени  и блок синхронизации , отличающеес  тем, что, с целью повышени  быстродействи , в него введены блок возведени  в степень, второй блок умноже15

   20

   30

   5

   ни , коммутатор, блок формировани  коэффициента, первый и второй блоки нормализации, два регистра, схема г сравнени  и блок вычислени  начального приближени , первый вход которого соединен с входом задани  аргумента устройства и первым входом первого блока нормализации, а выход - 10 с первым информационным входом коммутатора , выход которого подключен к первым информационным входам первого сумматора, первого блока умножени  и блока возведени  в степень, выход которого соединен с первым входом второго блока умножени  и вторым входом первого блока умножени , выход которого соединен с первым входом второго блока нормализации, второй вход которого подключен к выходу блока нормализации, выход которого и выход второго блока нормализации соединены с первым и вторым информационными входами второго сумматора, выход которого соединен с вторым информационным входом первого сумматора, выход которого подключен к информационному входу первого регистра, выход которого соединен с информационным входом второго регистра, первым информационным входом третьего сумматора и  вл етс  выходом результата устройства, вход задани  степени которого соединен с вторыми входами блока вычислени  начального приближени , блока возведени  в степень и второго блока умножени , выход которого подключен к информационному входу блока формировани  коэффициента, выход второго регистра соединен с вторыми информационными входами коммутатора и третьего сумматора, выход которого подключен к первому входу схемы сравнени , в торой1 вход и выход которой соединены соответственно с входом задани  допуска и объединенными выходом окончани  вычислени  и входом останова блока синхронизации устройства, вход запуска которого со0 единен с входом пуска устройства, одноименным входом блока вычислени  начального приближени  и управл ющим входом коммутатора, выходы блока синхронизации устройства соединены

   5 с одноименными входами блоков соответственно: первый выход - с входом блока возведени  в степень, второй - с входами первого и второго блоков

   5

   0

   15

   умножени , третий - с входом блока формировани  коэффициента, четвертый - с входами первого и второго блоков нормализации, п тый - с входом второго сумматора, шестой, седьмой и восьмой - с входами соответZ5

   гч

   %

   #

   ь

   иЈЈ

   Фие.%

   Фие.З

   ственно первого сумматора, первого регистра и третьего сумматора, дев тый - с входами второго регистра и схемы сравнени , а дес тый - с входом коммутатора.

   Г

   1

   &

   26

   W.

   9

   мши

   ж

   l

   Фие 5

   фиг. В