SU1465951A2

SU1465951A2 - Multichannel generator of delayed pulses

Info

Publication number: SU1465951A2
Application number: SU874217266A
Authority: SU
Inventors: Олег Леонидович Рыжиков; Александр Владимирович Никитин; Владимир Юрьевич Карпов; Виктор Иванович Шарабыров
Original assignee: Уфимский авиационный институт им.Серго Орджоникидзе
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1989-03-15

Abstract

Изобретение может быть использовано в устройствах управлени и вл етс дополнительным к авторскому , свидетельству СССР № 1347173. Целью изобретени вл етс повьшение по-. мехоустойчивости. Это достигаетс за счет формировани интервалов времени , в течение которых входные запускающие импульсы могут пройти через элемент И 9 на информационный вход оперативного запоминающего устройства 5. Эти интервалы времени формируютс с помощью введенных в многоканальный генератор задержанных импульсов RS-триггера 10, элемента ИЛИ 11, ждущего мультивибратора 12. Генератор также содержит генератор 1 тактовой частоты, счетчик 2, фиксатор 3 нулевого уровн , мультиплек- , сор 4, сумматор 6, демультиплексор а 7,формирователи 8,т8„ импульсов. 2 ил. ® (ЛThe invention can be used in control devices and is complementary to the author's certificate, USSR certificate No. 1347173. The aim of the invention is to expand the-. mechanical stability. This is achieved by forming time intervals during which the input trigger pulses can pass through the element 9 to the information input of the random access memory 5. These time intervals are formed using the delayed pulses RS-flip-flop 10 entered into the multichannel generator multivibrator 12. The generator also contains a 1 clock frequency generator, a counter 2, a latch 3, a zero level, a multiplexer, a sor 4, an adder 6, a demultiplexer a 7, shapers 8, t8 „pulses. 2 Il. ® (L

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах управления.The invention relates to a pulse technique and can be used in control devices.

Цель изобретения -повышение помехоустойчивости многоканального генератора задержанных импульсов»The purpose of the invention is to increase the noise immunity of a multi-channel delayed pulse generator "

На фиг.1 изображена функциональная схема многоканального генератора задержанных импульсов; на фиг.2 временные диаграммы его работы.Figure 1 shows a functional diagram of a multi-channel delayed pulse generator; figure 2 timing diagrams of his work.

Многоканальный генератор задержанных импульсов содержит генератор 1 тактовой частоты, счетчик 2, фиксатор 3 нулевого уровня, мультиплексор 4, оперативное запоминающее устройство 5, сумматор 6, демультиплексор 7, формирователи 8|-8_h импульсов, элемент И 9, RS-триггер 10, элемент ИЛИ 11 и ждущий мультивибратор 12.The multi-channel delayed pulse generator comprises a clock generator 1, a counter 2, a zero level lock 3, a multiplexer 4, random access memory 5, an adder 6, a demultiplexer 7, 8 | -8 _h pulse shapers, an I 9 element, an RS trigger 10, an element OR 11 and standby multivibrator 12.

Выход генератора 1 соединен со входом счетчика 2 и входом разрешения выборки оперативного запоминающего устройства 5. Выходная шина гв младших разрядов счетчика 2 соединена со входом фиксатора 3 нулевого уровня, а также с шинами управления мультиплексора 4 и демультиплексора 7. !Иина 1 старших разрядов счетчика 2 соединена с первой входной шиной сумматора 6, вторая входная шина которого соединена с выходной шиной мультиплексора 4. Вь&одная шина сумматора 6 соединена с адресной шиной оперативного запоминающего устройства (ОЗУ) 5. Выход оперативного запоминающего устройства 5 соединен с информационным входом демультиплексора 7, каждый из выходов которого соединен с формирователем 8. импульсов. Задерживаемые импульсы подаются на информационный вход ОЗУ 5 через элемент И 9, второй вход которого соединен с инверсным выходом RS-триггера 10. Вход установки RS-триггера 10 соединен с выходом формирователя 8_h импульсов, а вход предустановки через элемент ИЛИ 11 соединен с выходом формирователя 8 , импульсов и со входом ждущего мультивибратора 12, выход которого соединен со вторым входом элемента ИЛИ 11Информационные шины D ₀.. .D _п__г мультиплексора 4 предназначены для подключения к источнику кода задержки, а шины D_n4и D_h подключены к источнику кодов границ захвата полезного сигнала.The output of the generator 1 is connected to the input of the counter 2 and the sampling enable input of the random access memory 5. The output bus gu of the lower bits of the counter 2 is connected to the input of the clamp 3 of the zero level, as well as to the control buses of the multiplexer 4 and the demultiplexer 7.! Iine 1 of the upper bits of the counter 2 connected to the first input bus of the adder 6, the second input bus of which is connected to the output bus of the multiplexer 4. B & one bus of the adder 6 is connected to the address bus of random access memory (RAM) 5. The output is operational of the second storage device 5 is connected to the information input of the demultiplexer 7, each of the outputs of which is connected to the pulse shaper 8. The delayed pulses are fed to the information input of RAM 5 through the And 9 element, the second input of which is connected to the inverse output of the RS-trigger 10. The RS-trigger 10 installation input is connected to the output of the 8 _h pulse shaper, and the preset input through the OR 11 element is connected to the output of the shaper 8, pulses and with the input of the standby multivibrator 12, the output of which is connected to the second input of the element OR 11 Information buses D ₀ .. .D _p _ _g multiplexer 4 are designed to connect to the source of the delay code, and buses D _n4 and D _{h are} connected to the source of the code within the boundaries of the capture of the useful signal.

Многоканальный генератор задёржанных импульсов работает следующим образом.A multi-channel delayed pulse generator operates as follows.

Счетчик 2 своими младшими ш-разрядамч формирует цикл поочередного опроса кодов задержки, а старший 1разрядами - базовый адрес оперативного запоминающего устройства (ОЗУ) 5. Цикл начинается обнулением млад-, ших разрядов и увеличением числа, записанного в старших разрядах, т.е. изменением базового адреса на единицу, при этом мультиплексор 4, проинвертировав код на входной шине D_o, подает на одну из входных шин сумматора 6 код 0, т.е. логический ноль во всех разрядах, в результате чего на адресный вход ОЗУ 5 пройдет без изменения базовый адрес данного цикла Ад. Если в это время на информационный вход ОЗУ 5 приходит задерживаемый импульс, то в ячейку по этому адресу будет записана логическая единица, если импульса нет, то в нее записывается ноль, поскольку на вход разрешения записи будет подан низкий логический уровень с выхода фиксатора 3 нулевого уровня. В течение следующих тактов цикла ОЗУ 5 переключается в режим считывания, в результате чего на шину сумматора 6 поочередно поступают инвертированные коды задержки каналов, а на· его выходе формируются числа или относительный адрес (относительно базового), равный (k = 1...2^-3). Следовательно, базовый адрес, перемещаясь в поле ячеек ОЗУ 5, производит активизацию одной из них в момент прихода задерживаемого импульса, а информация из нее будет считана через время·, на которое импульс в данном канале задерживается. Задержанный импульс с выхода ОЗУ 5 пройдет на выход демультиплексора 7, соответствующий номеру канала, определяемого в данном такте, поскольку на адресный вход демультиплексора 7 поступает тот же код, что и на адресный вход мультиплексора 4. Импульсы на выходе демультиплексора 7 в результате временного разделения могут быть очень короткими, поэтому они поступают на входы формирователей 8|-8_п выходньи импульсов (фиг.2, б, в, г) .Counter 2 generates a cycle for interrogating delay codes with its lower-order digits, and the higher-order digits 1 — the base address of random access memory (RAM) 5. The cycle starts by resetting the lower-order digits and increasing the number recorded in the higher digits, i.e. by changing the base address by one, the multiplexer 4, having inverted the code on the input bus D _o , supplies code 0 to one of the input buses of the adder 6, i.e. logical zero in all digits, as a result of which the base address of this Hell cycle will pass to the address input of RAM 5 without change. If at this time a delayed pulse arrives at the information input of RAM 5, then a logical unit will be written to the cell at this address, if there is no pulse, then zero will be written to it, since a low logic level will be applied to the write enable input from the output of the zero-position latch 3 . During the next cycle cycles, RAM 5 switches to read mode, as a result of which the inverted delay codes of the channels alternately arrive on the bus of the adder 6, and at its output numbers or a relative address (relative to the base address) are formed, equal to (k = 1 ... 2 ^ -3). Therefore, the base address, moving in the field of RAM cells 5, activates one of them at the moment of arrival of the delayed pulse, and the information from it will be read out after the time · by which the pulse in this channel is delayed. The delayed pulse from the output of RAM 5 will pass to the output of the demultiplexer 7, corresponding to the channel number defined in this cycle, since the address code of the demultiplexer 7 receives the same code as the address input of the multiplexer 4. Pulses at the output of the demultiplexer 7 as a result of time separation can be very short, so they go to the inputs of the shapers 8 | -8 _p output pulses (Fig.2, b, c, d).

Формирование границ захвата” осуществляется, начиная со второго импульса, с помощью сигналов с формирователей 8_И , -8₍₁. Поступление первого задерживаемого сигнала на информационный вход ОЗУ 5 обеспечи• вает ждущий мультивибратор 12, который при длительном отсутствии сигнала на выходе формирователя 8 _ь_, формирует на одном входе элемента ИЛИ 11 потенциал, соответствующий логической единице, в результате чего’. RS-триггер 10 устанавливается в ноль, на первом входе элемента И 9 устанавливается высокий потенциал, а задерживаемый сигнал поступает на информационный вход ОЗУ 5.Formation capture borders "is carried out, starting with the second pulse, using signals from the generators 8 _and -8 _(1. Receipt of the signal on the first retentate information input RAM 5 to ensure • Vaeth monostable multivibrator 12, which during prolonged absence of a signal at the output of generator 8 _s _, forms on one input of the element OR 11 a potential corresponding to a logical unit, resulting in '. The RS-trigger 10 is set to zero, at the first input of the element And 9 a high potential is set, and the delayed signal is received the information input of the RAM 5.

Сигналом с формирователя 8 _h_, на выходе ждущего мультивибратора 12 устанавливается ноль, через элемент ИЛИ 11 и RS-триггер 10 на первом входе элемента И 9 устанавливается высокий потенциал, в результате чего многоканальный генератор задержанных импульсов готов к приему второго импульса, т.е. формируется левая граница зоны захвата полезного сигнала (фиг.2а).The signal from the shaper 8 _h _, at the output of the waiting multivibrator 12, is set to zero, through the OR element 11 and the RS-trigger 10 at the first input of the And 9 element, a high potential is set, as a result of which the multi-channel delayed pulse generator is ready to receive the second pulse, i.e. . the left border of the capture zone of the useful signal is formed (figa).

Сигналом с формирователя 8_h RSтриггер 10 перебрасывается в состояние единица, чем обеспечивается низкий потенциал на первом входе элемента И 9 и закрытие зоны захвата полезного сигнала.The signal from the shaper 8 _h RS trigger 10 is transferred to the state one, which ensures a low potential at the first input of the And 9 element and the closure of the capture zone of the useful signal.

Во избежание нарушения работы многоканального генератора задержанных импульсов из-за конечного числа ячеек ОЗУ 5 необходимо выбрать соответствующую разрядность счетчика 2 и ОЗУ 5 таким образом, чтобы обновление информации в данной ячейке могло произойти только после считывания предыдущей информации, т.е. необходимо, чтобы выполнялось условиеIn order to avoid disruption of the operation of the multi-channel delayed pulse generator due to the finite number of RAM cells 5, it is necessary to select the appropriate bit depth of the counter 2 and RAM 5 so that the information in this cell can be updated only after reading the previous information, i.e. it is necessary that the condition is met

2^? 7 max [ТД, к ^к 2 ^? 7 max [TD, k ^to

В этом случае ситуация, возникшая в результате суммирования по модулю два (т.е. без переноса из старшего разряда сумматора) не приведет к сбою, поскольку ячейка с базовым адресом вновь опрашивается через данное время, так как после ячейки 2^-1 выбирается ячейка 0.In this case, the situation that arose as a result of modulo two summation (i.e., without transferring from the high order of the adder) will not lead to a failure, since the cell with the base address is again polled after this time, since the cell is selected after cell 2 ^ -1 0.

Число зависит от длительности ΐ _k задержки в канале точности Е. ₀ ее установки и определяется соотношениемThe number depends on the duration ΐ _{k of the} delay in the accuracy channel E. _{0 of} its installation and is determined by the relation

И ^тк= [log? -Т-], (1) ^с о где ~ операция взятия ближайшего большего целого числа.And ^so on = [log? -T-], (1) ^with about where ~ is the operation of taking the nearest larger integer.

Разрядность сумматора 6 и ОЗУ 5 определяется выражением = maxClog ? T_k], . (2) и при наличии п—2 каналов задержки разрядность счетчика 2 равна V.=l+m, где m выбирается из условия m = [log 2(0+1)]. (3)The capacity of the adder 6 and RAM 5 is determined by the expression = maxClog? T _k ] _,. (2) and in the presence of n — 2 delay channels, the bit depth of counter 2 is V. = l + m, where m is selected from the condition m = [log 2 (0 + 1)]. (3)

Частота генератора 1 тактовой частоты определяется из условия f = 2^/ε_ΰ. (4)The frequency of the clock generator 1 is determined from the condition f = 2 ^ / ε _ΰ . (4)

Величина зоны захвата определяется соотношениемThe size of the capture zone is determined by the ratio

Д = Т_п-Т , (5) где Т„_, =Т - Д и Т г,=Т+ Δ - границы захвата полезного сигнала задаются от источника кодов на информационные шины В _п_, и D _г мультиплексора 4 и могут изменяться при изменении частоты f=1/Т - задерживаемых сигналов.D = T _p -T, (5) where T „_, = T - D and T g, = T + Δ - the boundaries of the capture of the useful signal are set from the code source to the information buses V _p _, and D _{g of} multiplexer 4 and can change when the frequency f = 1 / T - delayed signals.

Claims

The claims Multichannel delayed pulse generator according to ed. St. No. 1347173, because of the fact that, in order to increase noise immunity, an additional AND element, an RS-flip-flop, an OR element, a waiting multivibrator, the first and second additional pulse shapers are added to it, moreover the input bus is connected to the information input of the random access memory through the AND element, (p-1) - the output of the demultiplexer through the first additional pulse shaper is connected to the first input of the OR element and through the standby multivibrator to the second input of the OR element, the output of which is connected to the input of edustanovki RS-flip-flop whose setting input is connected via a second additional pulse shaper with η-output demultiplexer inverse output RS-flip-flop is connected to the second input element I.