SU1462346A1 - Устройство дл моделировани сетевых графов - Google Patents

Устройство дл моделировани сетевых графов Download PDF

Info

Publication number
SU1462346A1
SU1462346A1 SU874210274A SU4210274A SU1462346A1 SU 1462346 A1 SU1462346 A1 SU 1462346A1 SU 874210274 A SU874210274 A SU 874210274A SU 4210274 A SU4210274 A SU 4210274A SU 1462346 A1 SU1462346 A1 SU 1462346A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
graph
output
inputs
Prior art date
Application number
SU874210274A
Other languages
English (en)
Inventor
Петр Алексеевич Ефимов
Павел Павлович Лебедев
Original Assignee
Войсковая Часть 25840
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25840 filed Critical Войсковая Часть 25840
Priority to SU874210274A priority Critical patent/SU1462346A1/ru
Application granted granted Critical
Publication of SU1462346A1 publication Critical patent/SU1462346A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  исследовани  парамет-. ров надежности систем, описываемых графами. Целью изобретени   вл етс  повышение надежности устройства. Устройство содержит блок 38 определени  инцидентных дуг графа, блок 39 определени  св зных вершин графа, преобразователь 40 кода, блок 41 приоритетов , блок 42 выбора максимального кода, первый блок 43 регистров, блок 44 умножителей, второй блок 45 регистров, тактовые входы 46 и 47 устройства, входы 48 и 49 синхронизации , входы 50 опроса устройства, выходы 51 признаков принадлежности вершин пути с максимальным произведением весов дуг устройства. Перед началом работы исключают все дуги, вход щие в начальную вершину графа, и топологию полученного графа занос т в блок 38. Обнул ют 11-й регистр блока 45 и занос т коды-числа 1 в остальные регистры. На входы 46-49 устройства подают сигналы синхронизации в соответствии с временной диаграм- ной работы устройства, при зтом в блоке 39 формируетс  путь с макси- мальным произведением весов ветвей. 6 ил. с сл

Description

J
О)
ю
00 4аь О)
25
Изобретение относитс  к вычисли- тельной технике и может быть использовано дл  исследовани  параметров надежности сложных систем.
Целью изобретени   вл етс  повышение надежности устройства.
На фиг. 1 представлена функциональна  .схема предлагаемого устройства; на фиг. 2 - граф со взвешенными JQ дугами, на примере которого рассматриваетс  работа устройства; на фиг. 3 - функциональна  схема блока формировани  пути; на фиг. 4 - функ- циональна  схема блока -выбора макси- 15 мального кода; на фиг. 5 - структура устройства; на фиг. 6 - временна  диаграмма работы устройства.
Устройство содержит (фиг. 1) генератор 1 импульсов, триггер 2, счет- 20 чик 3, первый 4 и второй 5 элементы И, первый 6 и второй 7 распределители уровней, матрицу 8 КМ (К 1..., В - 1, М 3, ..., В, В - число вершин графа) моделей дуг, которые в первой строке матрицы вьшолнены в виде регистров 9 пам ти, а в остальных строках - в виде сдвигаюпщхс  регистров 10, группу элементов ИШ1 11, блок 12 формировани  пути, первую 13 30 и вторую 14 группы регистров, группу сумматоров 15, элемент 16 задержки, блок 17 выбора максимального кода. . Блок 12 содержит (фиг. 3) регистр 18, группу триггеров 9, ..., 35 В-1 В первую 20, вторую 21 и третью 22 группы элементов И, первую 23 и; вторую 24 группы элементов ИШ1, группу опросных входов 25э, ..., 25g , группу входов 26,, ..., 26 g., пози- 40 ционного кода, вход 27 поиска вершин. Узлы в виде одноименных элементов И 21, 22, 20 и триггера 19 образуют наддиагональную матрицу размерностью КМ. Блок 17 содержит (фиг. 4) группу дз элементов ИЛИ 28, группу элем ентов НЕ 29, группу поразр дных узлов 30,. ..., 30 р (Р - разр дность кодов входных чисел), состо щих каждый из блоков 31 переноса, каждый из которых Q состоит из элемента ИЛИ 32 и одного или нескольких элементов И 33, груп- .пу информационных входов 34 , , ...,
., 34в,,
34цр, сйнхро ., . -.
низирующий вход 35, выходы 36, ..., 55
36р максимального числа, выходы
37,, ..., 376 позиционного кода.
В блоке 17 каждый из элементов ИЛИ-НЕ
разбит на элемент ИЛИ 28 и элемент
5
Q 5
0 0 5 0 з Q
55
НЕ 29, чтобы обеспечить выдачу максимального числа в пр мом коде, а третьи входы элементов И 33 последнего поразр дного узла 30р объединены и  вл ютс  синхронизирукнцим входом блока 17 с тем, чтобы выдача позиционного кода производилась лишь во врем  прохождени  импульсов синхронизации . Блок 12 выполнен аналогично одноименному блоку прототипа.
В общем виде устройство может быть представлено совокупностью блока 38 определени  идентичных дуг графа , блока 39 определени  св зных вершин графа, преобразовател  40 кода , блока 41 приоритетов, блока 42 выбора максимального кода, первого блока 43 регистров, блока 44 умножителей и второго блока 45 регистров. Кроме того, на фиг. 5 обозначены первый тактовый вход 46 устройства, второй тактовый вход 47 устройства, входы 48 синхронизации первой группы устройства, входы 49 синхронизации второй группы устройства, входы 50 опроса К-ой вершины графа устройства , выходы 51 признаков принадлежности вершин графа пути с максимальным произведением весов дуг устройства.
В исходном статическом состо нии обнул ютс  распределители 6 и 7, регистры 13 и 14 (кроме 14), сумматоры 15, тригеры 19 (кроме 19,). В единичное состо ние устанавливаютс  триггеры 2, 192, регистр 14 заноситс  -вес дуги между первой и второй вершинами графа, а веса остальных его дуг занос тс  в соответствующие регистры 9 и 10 согласно матрице , смежно с т-и графа.
Устройство работает циклами следующим образом.
С подачей пускового сигнала генератор 1 начинает выдачу импульсов, первый из которых проходит через открытый элемент И 5, во-первых, на вход распределител  6, который вьщает единичный потенциал по первому выходу на вход считывани  регистра 9, , и тот выдает вес дуги (1, 3) через элемент ИЛИ 11, на первый информационный вход блока 17, на управл ющий вход регистра Ю разреша  выдачу информации, на управл ющий вход регистра 14.j, разреша  запись информации, а через вход 25з блока 12 - на входы элементов И 21 третье
31
го столбца; импульс с выхода элемент И 5 проходит, во-вторых, на вход распреде 1ител  7, который выдает по первому выходу импульс на вход считывани  регистра 14 который выдает на информационный вход регистра 13, вес дуги (1,2), в-третьих, на входы записи регистров 13, и регистр 13 записывает вес дуги (1,2). Задним фронтом импульса, поступающего с выхода элемента И 5 на нулевой вход триггера 2, он перебрасываетс  в нулевое состо ние, закрыва  элемент И 5 и открыва  элемент И А дл  прохождени  следующих импульсов генерат тора 1.
Второй пр моугольный импульс ге- нератора 1 проходит через элемент И 4 на тактовые входы регистров 10 и 13. Так как 1 подана на управл юш 1й
ратора 1 оп ть проходит через элемент И 4 па тактирующие входы регистров 10 и 13, так что О с выхода регистра 0 гз перезаписываетс  в старший разр д (в регистре оказываетс  код 110) и поступает на вход синхронизации сумматора 15,,в котором сохран етс  код 001 .Задним фронтом тактового импульса содержимое регистра 13 сдвигаетс  влево на один разр д, так, что записанный код имеет вид 0100; при прохождении этого же заднего фронта содержимое счетчика 3 становитс  равным 3. Четвертьш импульс генератора 1 проходит через элемент И 4 на тактирующий вход регистра 10- , и с его выхода Г пере- записываетс  в старший разр д (так что в этом регистре вновь записываетс  исходный код, 101) и через эле
вход только регистра , то записанный в нем код 101 (вес дуги между 2-й и 3-й верщинами, фиг. 2) сдвигаетс  на один разр д влево, поэтому 1 с выхода регистра из младшего разр да перезаписываетс  в старший третий разр д (в соответствии с услови ми примера дл  записи весов дуг в регистрах 9, 10 достаточно иметь три разр да) так что в регистре будет записи код 011, а через элемент ШШ 11 она поступает на вход синхронизации сумматора 15, который прибавл ет к хран щемус  числу О поступающий с выхода регистра 13ькод 001, образу  сумму 001. Задним фронтом тактового импульса , поступающего с выхода элемента И 4 на тактирующие входы регистров 13, записанный в регистре 13 код ,-. 001 сдвигаетс  на один разр д влево, что образует код 0010 (дл  вз того {примера регистры 13 и сумматоры 15 имеют четыре разр да). Задним фронтом каждого пр моугольного импульса генератора 1, поступающего на {вход счетчика 3, его содержимое увеличиваетс  на 1. Применительно к рассматриваемому примеру будем полагать , что емкость счетчика 3 , разр дность кода, которым записываютс  веса дуг, , поэтому исходное состо ние счетчика 3 нулевое, а после прохождени  второго импульса генератора 1 его содержимое равно 2; в общем случае в исходном состо нии в счетчик 3 занос т количество импульсов Е-Р-1.Третий импульс генемент ИЛИ 112 поступает на вход синхронизации сумматора 15, который прибавл ет к хран щемус  коду 001
поступающий с выхода регистра 13 код 0100, образу  сумму 0101, поступающую на второй информационный вход блока 17. Последний выбирает максимальный из поступающих на первый и второй информационные входы кодов 0100 и 0101 и выдает на выход максимального числа код 0101 и единичный потенциал по второму выходу (37) позиционного кода (37.) в момент поступлени  на третьи входы элементов И 33 узла 30 д, через вход 35 синхронизации сигнала переполнени  с выхода счетчика 3 после поступлени  на его вход заднего фронта четвертого импульса генератора 1. Сигнал переполнени  счетчика 3 проходит также на входы записи регистров 14, и регистр 14j, на управл ющий вход которого подан потенциал 1, записывает
поступающий на его информационный вход код 0101. Сигнал переполнени  перебрасывает в единичное состо ние триггер 2, что приводит к закрытию элемента И 4 и открытию элемента И 5, а через элемент 16 задержки сигнал поступает на установочные входы регистров 13, сумматоров 15 и обнул ет их.
Далее на инаетс  второй цикл работы устройства. Следующий п тый импульс генератора 1 через элемент И 5 проходит на вход распределт1тел  6, который снимает потенциал 1 с пер- вого выхода и выдает его на второй
выход, обеспечива  подачу сигнала (гчитывани  на вход считывани  регистра 9. (в данном примере код О, так как при отсутствии дуги в соответствующий регистр 9 или 10 заноситс  0), подачу управлдаощего потенци- 4ла на соответствующие входы регист- зов 102,10, 144 , а через вход 5. - на входы элементов И 21 четвертого столбца. Импульс с выхода Элемента И 5 проходит также на вход |)аспределител  7, которьй, продолжа  выдавать потенциал 1 по первому . ВЫХОДУ, начинает вьщавать его и по {второму выходу на вход считывани  , регистра 14, так что записанные в регистрах 14, 14g коды 0001 и 0101 Поступают на информационные входы эегистров 13, и 13j соответственно, которые записывают эти коды при поступлении на их входы записи импульса с выхода элемента И 5. Задним (фронтом этого импульса перебрасываетс  в нулевое состо ние триггер 2, закрыва  элемент И 5 и открыва  элемент И 4, а задним фронтом импульса, поступающего на вход счетчика 3, он сбрасываетс  из состо ни  переполнени  в состо ние с записанной 1. 6-й, 7-й и 8-й импульсы генератора 1 проход т через элемент И 4 на тактирующие входы регистров 10 и 13. С выходов регистров после- довательно поступают сигналы 1, 1, О (соответственно коду числа 3, записанному в регистре 10, причем выдача идет с младшего разр да) и 1, О, О (соответственно записанному в регистре Ю коду числа 1)
14623466
единичный потенциал через вход 26, поступает на входы элементов И 21 третьей строки блока 12. Сигнал переполнени  проходит также на входы за10
15
20
25
30
45
через элементы ИЛИ 11 и 11з на входы синхронизации сумматоров 5, ISj. В результате в сумматоре 15-2: образуетс  сумма в виде кода ООП числа 3, а в сумматоре 15 j- в виде кода 0101 числа 5. Эти коды поступают на второй (34,,,, ..., ) и третий (34д, , ..., 343) информационные входы блока 17, который выбирает максимальный код, каким  вл етс  код 0101, и выдает его на выход 36(36, ..., 36) максимального числа и единичный потенциал по третьему выходу (373) позиционного кода в момент поступлени  на третьи входы элементов И 33 узла 55 30м сигнала синхронизации с выхода счетчика 3, который переполн етс  при поступлении на его вход заднего фронта восьмого импульса генератора 1. Этот
писи регистров 14, и регистр 14, на управл ющем входе которого присутствует единичный потенциал, записывает код 0101 числа 5. Сигнал переполнени  перебрасывает также в единичное состо ние триггер 2, обуславлива  закрытие элемента И 4 и открытие элемента И 5, а через элемент 16 задержки поступает на установочные входы регистров 13, сумматоров 15, обнул   их. Затем начинаетс  третий цикл работы устройства, в процессе которого после прохождени  дев того импульса генератора 1 единичный потенциал по вл етс  и на третьем выходе распре-. делител  7, а распределитель 6 снимает единичный потенциал с второго выхода и выдает его по т,ретьему выходу После прохождени  дес того, одиннадцатого и двенадцатого импульсов в. сумматорах 15, 15з, 15 будут записаны коды 0000, 1111, 1010 чисел О, 15, 10, которые поступают на соответствующие информационные входы 34 блока 17. Он выбирает из них максимальный код 1111 и вьздает .его на выход 36 максимального числа; этот код будет записан в регистр 145- Блок 17 вьщает единичный потенциал и по третьему выходу 37 позиционного кода в момент поступлени  сигнала синхронизации на вход 35, через вход 26,, указанный потенциал поступает на входы элементов И 21 третьей строки блока 12. Сигнал переполнени  счетчика 3 перебрасывает в единичное состо ние триггер 2, закрыва  элемент И 4 и открыва  элемент И 5, а через элемент 16 задержки сигнал поступает на установочные входы регистров 1.3, сумматоров 15 и обнул ет их.
СледуК) тринадцатый импульс генератора 1 проходит через элемент И 5 на вход распределител  6, который по своему (п+1)у, а в данном пример по четвертому,выходу вьвдает единичны потенциал на вход останова генера-. тора 1, прекраща  работу устройства а также на вход 27 опроса вершин
блока 12.
Блок 12 работает следующим обра-
зом.
Когда на первом цикле единичный потенциал с первого выхода распре40
50
5
0
5
0
45
55
писи регистров 14, и регистр 14, на управл ющем входе которого присутствует единичный потенциал, записывает код 0101 числа 5. Сигнал переполнени  перебрасывает также в единичное состо ние триггер 2, обуславлива  закрытие элемента И 4 и открытие элемента И 5, а через элемент 16 задержки поступает на установочные входы регистров 13, сумматоров 15, обнул   их. Затем начинаетс  третий цикл работы устройства, в процессе которого после прохождени  дев того импульса генератора 1 единичный потенциал по вл етс  и на третьем выходе распре-. делител  7, а распределитель 6 снимает единичный потенциал с второго выхода и выдает его по т,ретьему выходу. После прохождени  дес того, одиннадцатого и двенадцатого импульсов в. сумматорах 15, 15з, 15 будут записаны коды 0000, 1111, 1010 чисел О, 15, 10, которые поступают на соответствующие информационные входы 34 блока 17. Он выбирает из них максимальный код 1111 и вьздает .его на выход 36 максимального числа; этот код будет записан в регистр 145- Блок 17 вьщает единичный потенциал и по третьему выходу 37 позиционного кода в момент поступлени  сигнала синхронизации на вход 35, через вход 26,, указанный потенциал поступает на входы элементов И 21 третьей строки блока 12. Сигнал переполнени  счетчика 3 перебрасывает в единичное состо ние триггер 2, закрыва  элемент И 4 и открыва  элемент И 5, а через элемент 16 задержки сигнал поступает на установочные входы регистров 1.3, сумматоров 15 и обнул ет их.
СледуК) тринадцатый импульс генератора 1 проходит через элемент И 5 на вход распределител  6, который по своему (п+1)у, а в данном примере по четвертому,выходу вьвдает единичный потенциал на вход останова генера-. тора 1, прекраща  работу устройства,., а также на вход 27 опроса вершин
блока 12.
Блок 12 работает следующим обра-
зом.
Когда на первом цикле единичный потенциал с первого выхода распре40
50
делител  6 поступает через вход 25 на входы элементов И 21 третьего столбца,а с выхода 37 блока 17 единичный потенциал поступает на входы 262 и далее на входы элементов И 21 второй строеи матрицы, то единичный потенциал возникает на выходе элемента И 21- и перебрасывает в единичное состо ние триггер 192j. На втором цикле единичный потенциал через вход 254 поступает на входы элементов И 21 четвертого столбца, а через вход 26 j - на входы элементов И 21 третьей строки матрицы. Поэтому единичный потенциал по вл етс  на выходе элемента И 21, обуславлива  переброс в единичное состо ние триггера 19. . Наконец, на третьем цикле единичный потенциал по вл етс  на входах 25j, 26, блока 12, обуславливаетс  переброс в единичное состо ние триггера , который нулевым потенциалом с инверсного выхода
10
15
мальнын из поданных на входы кодов , работа  следующим образом. Па его разр дные входы 34 поступают коды (фиг. 4). В первый момент анализируютс  старшие разр ды чисел. Если хот  бы в одном старшем разр де есть 1, то на выходе 36 старшего разр да выходного кода формируетс  1, а О с выхода элемента НЕ 29, поступает на входы элементов ИЛИ 32 узла 30. Если в старшем разр де какого-либо числа О, то на выходе элемента liTIH 32 соответствующего блока 31 узла формируетс  О,
и все разр ды этого числа через соответствуюш 1е элементы И 33 не проход т . Если же в старшем разр де числа 1, то число проходит на спе- 20 дующий узел 30, где анализируютс  вторые по старшинству разр ды чисел, прошедших через узел 30, т.д. На выходах 36 по вл етс  код максимального из входных чисел, а 1 по вл закрывает элемент И 20 , а единичным 25 етс  на том выходе 37 позиционного
35
потенциалом с пр мого выхода открывает элемент И . Поэтому при поступлении с последнего выхода распределител  6 опросного сигнала на вход 27 он проходит через эле- 30 менты К 20 ,j , , , элемент ШШ 24г на информационный вход п - ; того разр да регистра 18, в котором записываетс  1. Кроме того, импульс с выхода элемента И 22 npoxoi- дит через элементы ИЛИ 22 j, И 20 , И , ИЛИ 24J на информационный вход третьего разр да регистра 18, в котором записываетс  1. Импульс
кода, который соответствует входу, на который подан максимальный код. Но выдача производитс  только в момент поступлени  на вход 35 сигнала синхронизации , ибо до того элементы И 33 последнего узла переноса закрыты нулевым потенциалом, поступающим с входа 35.
В общем виде описание работы устройства можно представить следующим образом.
Перед началом работы исключают все дуги, вход щие в-начальную величину.
с.выхода элемента И 22 зПроходит так- 40 топологию полученного графа занос т
же через элемент ИЛИ 23, И 20, ИЛИ 23 на информационные входы первого и второго разр дов регистра 18, в которых также записываетс  1. Эти 1, записанные в первом, втором, третьем и п том разр дах регистра 18, указывают номера вершин графа (фиг. 2), через которые проходит путь максимального произведени  длин дуг. Таким образом, с помощью блока 12 идентифицируютс  вершины искомого пути графа между его начальной и конечной вершинами.
Пара одноименных регистров 13, сумматоров 15 выполн ет роль блока умножени ; результаты перемножени  соответствующих весов дуг путей к той или иной вершине графа поступают в блок 17, который выбирает максив блок 38. Обнул ют тот регистр блока 45, номер которого совпадает с номером начальной вершины графа, в остальные регистры блока 45 занос т 45 коды числа 1, На входы 46, ..., 49 устройства подают сигналы синхрони- зации в соответствии с временной диаграммой работы устройства. При этом в (Н+К)-ый регистр 45 (Н - номер gQ начальной вершины пути) заноситс 
максимальное из произведений весов дуг путей в (Н+К)-ую вершину графа из Н-ой вершины, а в блок 39 - номера вершин этого пути. По достижению косе нечной вершины (т.е. Н+В), на Н-ый вход 50 устройства подают импульс опроса. При этом на выходах 50 формируетс  состав вершин исходного пути.
5
мальнын из поданных на входы кодов , работа  следующим образом. Па его разр дные входы 34 поступают коды (фиг. 4). В первый момент анализируютс  старшие разр ды чисел. Если хот  бы в одном старшем разр де есть 1, то на выходе 36 старшего разр да выходного кода формируетс  1, а О с выхода элемента НЕ 29, поступает на входы элементов ИЛИ 32 узла 30. Если в старшем разр де какого-либо числа О, то на выходе элемента liTIH 32 соответствующего блока 31 узла формируетс  О,
и все разр ды этого числа через соответствуюш 1е элементы И 33 не проход т . Если же в старшем разр де числа 1, то число проходит на спе- 0 дующий узел 30, где анализируютс  вторые по старшинству разр ды чисел, прошедших через узел 30, т.д. На выходах 36 по вл етс  код максимального из входных чисел, а 1 по вл етс  на том выходе 37 позиционного
кода, который соответствует входу, на который подан максимальный код. Но выдача производитс  только в момент поступлени  на вход 35 сигнала синхронизации , ибо до того элементы И 33 последнего узла переноса закрыты нулевым потенциалом, поступающим с входа 35.
В общем виде описание работы устройства можно представить следующим образом.
Перед началом работы исключают все дуги, вход щие в-начальную величину.
топологию полученного графа занос т
в блок 38. Обнул ют тот регистр блока 45, номер которого совпадает с номером начальной вершины графа, в остальные регистры блока 45 занос т коды числа 1, На входы 46, ..., 49 устройства подают сигналы синхрони- зации в соответствии с временной диаграммой работы устройства. При этом в (Н+К)-ый регистр 45 (Н - номер начальной вершины пути) заноситс 
максимальное из произведений весов дуг путей в (Н+К)-ую вершину графа из Н-ой вершины, а в блок 39 - номера вершин этого пути. По достижению конечной вершины (т.е. Н+В), на Н-ый вход 50 устройства подают импульс опроса. При этом на выходах 50 формируетс  состав вершин исходного пути.
Временна  диаграмма работы устройства (фиг. 6) составлена дл  случа  определени  пути из первой в В-ую вершину графа. Однако, началь- ной и конечной, в общем случае, могу ;быть любые вершины графа. ДЛ  поис- ;ка пути в этом случае следует (нап- ;ример, при помощи наборного пол , преобразовател  кода или при помощи iупор дочени  (перенумерации) вершин I графа обеспечить выдачу сигналов iсинхронизации на соответствующие новой нумерации входы 48 и 49 уст- ройства. На временной диаграмме Т1 - врем  формировани  произведений на |выходе блока 44; Т2 - врем  записи iинформации в регистры блока 43; ТЗ - врем  выбора максимального кода; :Т4 - врем  записи информации в ре- |гистры блока 45. . .
25

Claims (1)

  1. Формула изобретени 
    Устройство дл  моделировани  сетевых графов, содержащее блок определени  инцидентных дуг графа из В регистров, где В - количество вершин графа, блок из В умножителей, блок выбора максимального кода и блок определени  св зных вершин .графа, причем выход веса дуги исход щей из М-ой вершины графа (, ..., В) подключен к входу первого сомножител  М-го умножител  блока, выход которого
    подключен к информационному входу 35 М-го perHCTpk первого блока, выход которого подключен к М-му информационному входу блока выбора макси-- мального кода, информадаонный выход которого подключен к информационным 40 входам всех регистров второго блока, информационный выход Ктго регистра
    0
    5
    5 0
    второго блока подключен к входу второго сомножител  К-го умножител  блока, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены блок приоритетов и преобразователь кодов, причем М-й выход позиции максимального кода блока выбора максимального кода подключен к М-му входу блока приоритетов, выход позиции с М-ым приоритетом которого подключен к М-му входу первой группы преобразовател  кодов, К-ый вход синхронизации первой группы устройства подключен к входу опроса веса дуг, вход п1их в К-тую вершину графа, к входу разрешени  записи К-го регистра второго блока и к К-му входу второй , группы преобразовател  кода, (К, М)-й выход которого подключен к входу признака добавлени  дуги из М-й в К-тую вершину графа блока определени  св зных вершин графа, М-й вход синхронизации второй группы устройства подключен к входу признака чтени  М-го регистра второго блока, первый тактовый вход устройства подключен к входам признаков записи всех регистров пер-п вого блока, второй тактовый вход устройства подключен к входам признаков записи всех регистров второго блока и к входу опроса преобразовател  кода, вход опроса К-й вершины графа устройства подключен к одноименному входу блока определени  св зных вершин графа, выход признака св зности М-й вершины графа которого  вл етс  выходом признака принадлежности М-й вершины графа пути с максимальным произведением весок дуГ устройства.
    36
    - Пг
    /32
    Н 15z К
    /7
    i
    /jj
    -Ч ш
    i
    I Ь
    /5
    17П 35
    /2
    27
    5
    hi
    LJU
    I
    LM
    I
    Ш
    Т
    f/2
    --47a2
    V
    7/7V l/ /y/yWJ Фиг .1
    фиг. 2
    2G
    36,
    36z
    Щг
    пт
    25п 27
    Фиг.З
    36т
    35
    i37,
    ,
    п
    фиг.
SU874210274A 1987-03-13 1987-03-13 Устройство дл моделировани сетевых графов SU1462346A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874210274A SU1462346A1 (ru) 1987-03-13 1987-03-13 Устройство дл моделировани сетевых графов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874210274A SU1462346A1 (ru) 1987-03-13 1987-03-13 Устройство дл моделировани сетевых графов

Publications (1)

Publication Number Publication Date
SU1462346A1 true SU1462346A1 (ru) 1989-02-28

Family

ID=21290898

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874210274A SU1462346A1 (ru) 1987-03-13 1987-03-13 Устройство дл моделировани сетевых графов

Country Status (1)

Country Link
SU (1) SU1462346A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1065858, кл. G 06 F 15/20, 1982. Авторское свидетельство СССР № 1251099, кл. G 06 F 15/20, 1984. *

Similar Documents

Publication Publication Date Title
US4506348A (en) Variable digital delay circuit
SU1462346A1 (ru) Устройство дл моделировани сетевых графов
SU423176A1 (ru) Устройство для сдвига информации
SU1462352A1 (ru) Устройство дл определени путей в графе
SU1012268A2 (ru) Модель ветви графа
SU1665377A1 (ru) Устройство дл вычислени обобщенности спектра
SU1562966A1 (ru) Устройство дл выбора асинхронных сигналов по критерию М из N
SU1075260A1 (ru) Устройство дл суммировани @ -разр дных последовательно поступающих чисел
SU452827A1 (ru) Устройство дл сравнени двоичных чисел
RU1817104C (ru) Устройство дл анализа графов
SU1191925A1 (ru) Цифровой интегратор
SU1241228A1 (ru) Устройство дл упор дочивани чисел
SU1192106A1 (ru) Цифровой умножитель частоты
SU1185325A1 (ru) Устройство для поиска заданного числа
SU1048470A1 (ru) Устройство дл упор доченной выборки значений параметра
SU1065858A1 (ru) Устройство дл моделировани сетевых графов
SU1610595A1 (ru) Устройство задержки
RU1805462C (ru) Устройство дл определени значений булевых функций
SU1377852A1 (ru) Устройство дл сортировки чисел
SU1559353A1 (ru) Устройство дл исследовани параметров графа
SU1213524A1 (ru) Генератор псевдослучайной последовательности
SU1262492A1 (ru) Генератор случайных чисел
SU1319028A1 (ru) Цифровой умножитель частоты следовани импульсов
SU1363214A1 (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU949823A1 (ru) Счетчик