SU1456959A1 - Формирователь сигнатур - Google Patents
Формирователь сигнатур Download PDFInfo
- Publication number
- SU1456959A1 SU1456959A1 SU874252619A SU4252619A SU1456959A1 SU 1456959 A1 SU1456959 A1 SU 1456959A1 SU 874252619 A SU874252619 A SU 874252619A SU 4252619 A SU4252619 A SU 4252619A SU 1456959 A1 SU1456959 A1 SU 1456959A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- information
- shaper
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и позвол ет сократить аппаратные затраты при построении многоканальных сигнатурных анализат оров. Формирователь сигнатур содержит з ниверсальный четы- рехзар дный регтлстр сдвига 1, два мультиплексора 2, 3, элементы ИСКЛЮ
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол и диагностики в системах автоматики, вычислительных и в других цифровых устройствах.
Целью изобретени вл етс сокращение аппаратных затрат при построе- НИИ многовходовых сигнатурных анализаторов .
На фиг.1 представлена структурна схема предлагаемого формировател сигнатур; нд фиг.2 - схема объедине- НИН четырех формирователей сигнатур в последовательный анализатор; на фиг.З - схема объединени формирователей в параллельный анализатор.
Формирователь содержит четарехраз- р дный универсальный регистр 1 сдвига , первый 2 и второй 3 мультиплексоры , первый 4, второй 5, третий 6, четвертый 7 и п тый 8 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, ключевой элемент 9, эле- менты И 10 и ШШ 11, элемент НЕ 12, группу информационных выходов 13 - 16, первую группу входов 17-20 задани полинома обратной св зи, вторую группу входов 2) и 22 задани по- линома обратной св зи, информационные входы 23 - 26, тактовый вход 27, установочньй вход 28, первый вход 29 задани режима работы, вход 30 обратной св зи группы последовательных анализаторов, входы 31 и 32 задани режима работы, вход 33 обратной св зи параллельного анализатора, выход, 34 свертки по модулю два формировател , вход 35 сдвига регистра, ин- формационные входы 36 - 39 регистра, управл ющие входы 40 и 41 регистра.
тактовый вход 42 регистра, установочный вход 43 регистра.
Объединенный последовательный и параллельный (многовходовый) сигнатурные анализаторы (фиг.2 и 3) содержат формирователи 44 сигнатур, коммутаци которых осуществл етс проводными соединени ми.
Регистр 1 устанавливаетс в исходное состо ние при подаче сигнала на вход 43. На входы 31 и 32 задани режима работы регистра подаетс кодова комбинаци в зависимости от необходимости работы регистра в режиме параллельного занесени информации , или в сдвиговом режиме. На вход 29 задани режима работы формировател подаетс единичньш сигнал дл организации обратной св зи между выходами разр дов регистра 1 и его входом 35 сдвига при работе в сдвиговом режиме или между выходами разр дов регистра 1 и его четвертым информационным входом 39 в режиме параллельного анализатора.
На первую группу входов 17-20 задани полинома обратной св зи подаетс , соответственно, один из вариантов кода 0000-V 1 11 1, который .устанавливает мультиплексоры 2 и 3 в необходимое состо ние. Можно прин ть , что, например, при подаче на входы 17 и 18 и на входы 19 и 20 формировател кодовых комбинаций 00 осуществл етс подключение первых информационных входов, 01 - вторых информационных входов, 10 - третьих информационных входов, 11 - четвертых информационных входов мультиплексоров 2 и 3.
Если регистр 1 работает в сдвиговом режиме, то информаци поступает только с четвертого информационного входа 26 формировател через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и элемент ИЛИ 11 на вход 35 сдвига регистра 1 информационные входы 36-39 регистра 1 зарыты комбинацией сигналов на входах 31 и 32 задани режима работы регистра.
При работе регистра 1 в параллельном режиме вход 35 сдвига регистра 1 закрыт комбинацией сигналов на входах 3 и 32 задани режима работы регистра, а информационные входы 36- 39 регистра открыты той же комбинацией сигналов на входах 31 и 32. Информаци поступает на информационные входы 36-39 регистра с информационных входов 23-26 формировател через элементы ИСКПЮЧАЩЕЕ ИЛИ 5-8.
Дл обеспечени работы формировател сигнатур в режиме параллельного анализатора необходимо путем внешней коммутации соединить выход 16 формировател с входом 33 обратной св зи параллельного анализатора.
Дл обеспечени работы формировател сигнатур в режиме последовательного анализатора необходимо на вход 30 обратной св зи группы последовательных анализаторов подать нулевой сигнал дл того, чтобы не искажалась информаци , поступающа с четвертого информационного входа 26 формировател на вход 35 сдвига регистра 1.
Дл реализации определенного полинома обратной св зи на входы 17 - 20 формировател необходимо подать один из вариантов кода ОООО-г} 111, После этого в случае работы в режиме параллельного анализатора на информационные входы 23-26 подаетс диагностируема последовательность сигналов и осуществл етс ее свертка по выбранному полиному. В случае работы в режиме последовательного анализатора диагностируема последовательность сигналов подаетс только на информационный вход 26. Свертка диагностируемой последовательности с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 поступает через элемент ШШ-П на вход сдвига регистра 1. Информационные входы 23-25 формировател в этом случае, не используютс , поскольку
56959
они вл ютс входами элементов ИС- КЛЮЧАЮИЩЕ ИЛИ 6-8, выходы которых соединены с информационными входами
36-38 регистра 1, которые, в свою очередь, заблокированы кодовой комбинацией сигналов, поступающей на управл ющие входы 40 и 41 регистра 1 с входов 31 и 32 задани режима
10 работы регистра. При необходимости повысить достоверность диагностировани в процессе его проведени измен етс код на первой группе входов 17-20 формировател , т.е. мен ет15 с образун ций полином.
0
5
0
5
Таким образом, осуществл етс функционирование одного четырехразр дного формировател сигнатур.
Дл увеличени числа каналов многоканального анализатора или разр дности последовательного анализатора можно объединить в группы четырех- разр дньге формирователи с помощью внешней коммутации, т.е. можно образовывать множество вариантов построени сигнатурных анализаторов с различными полиномами обратных св зей и разр дностью.
Например, дл построени восьмиразр дного сигнатурного анализатора последовательного типа выход 16 первого формировател сигнатур подсоедин етс к входу 30 обратной св зи группы последовательных анализаторов вторю го формировател сигнатур, выход 34 перього формировател подсоедин етс к информационному входу 26 второго, выход 34 свертки по модулю два второго формировател подсоедин етс к входу 30 обратной св зи группы последовательньк анализаторов первого формировател . Устанавливаютс коды полиномов первого и второго формирователей сигнатур путем подачи управл ющих сигналов на первую группу входов 17-20 задани полинома обратной св зи первого и второго формирователей. На входы 29 задани режима работы первого и второго формирователей подаетс единичный или нулевой сигнал в зависимости от необходимости организации обратных св зей с выходов разр дов регистров на входы регистров при последовательном режиме работы первого и второго формирователей.
При построении восьмиразр дного сигнатурного анализатора параллель0
0
5
ного типа выход 16 первого формиро-. вател подсоедин етс к входу 33 обратной св зи параллельного анализатора , выход 16 второго формировател подсоедин етс к входу 33 первого формировател . Так же, как в случае последовательного анализатора, устанавливаютс коды полиномов первого и второго формирователей сигнатур и на входы 29 задани режима работы обоих формирователей подаетс единичный илч нулевой сигнал.
Возможно также построение сигнатурных анализаторов и длд полиномов большей степени. На фиг.2 и 3 приведены , соответственно, схемы построени сигнатурных анализаторов последовательного и параллельного типов дл полиномов 16 степени.
Таким образом, отличием предлагаемого решени от известного вл етс то, что в зависимости от подаваемых сигналов на вход задани режима работы формировател -и на входы задани режима работы регистра формирователь сигнатур может работать как последовательный или многовходовой сигнатурный анализатор.
Положительный зффект - экономи оборудовани при использовании изобретени по сравнению с известными решени ми котора вы вл етс при построении многоканального анализатора. Так, дл построени четырехканаль- ного анализатора необходим один формирователь , выполненный по предлага- емойосхеме. В то же врем дл построени этого анализатора требуетс четыре известных четырехразр дных формировател .
1456959
Формула
изобретени
Формирователь сигнатур, содержащий регистр сдвига, два мультиплексора , первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и ключевой элемент, причем тактовьй и установочный входы регистра сдвига вл ютс соответственно тактовым и установочным входами формировател , первый разр дный выход регистра сдвига соединен с первым информационным входом первого мультиплексора и вл етс первым информационным выходом формировател , второй разр дный выход регистра сдвига соединен с вторым информационным входом первого мультиплексора, первым информационнь м входом второго мультиплексора и вл етс вторым ин- формационньм выходом формировател , третий разр дный выход регистра сдвига соединен с третьим информационным входом первого мультиплексора, вторым информационным входом второго мультиплексора и вл етс третьим ин- 10 Формационным выходом формиро вател , че- твертьй разр дньй выход регистра сдвига соединен с третьим информационным входом второго мультиплексора и вл етс четвертым информационным выхо- 15 дом формировател , группы входов управлени первого и второго мультиплексоров образуют первую группу входов задани полиномов обратной св зи формировател , четвертые информа- 20 ционные входы первого и второго мультиплексоров образуют вторую группу входов задани полиномов обратной св зи формировател , выходы первого и второго мультиплексоров соединены 25 с входами первого элемента ИСКЛЮЧА- ННЦЕЕ ИЛИ, выход которого соединен с первым входом второго элемента ИСКЛЮ- ЧАНШЩЕ ИЛИ, второй вход которого вл етс первым информационным входом 30 формировател , а выход соединен с информационным входом ключевого элемента , выход которого вл етс выходом свертки по модулю два формировател , отличающийс тем, 35 целью сокращени аппаратных затрат, формирователь содержит третий , четвертый и п тый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, И, элемент ИЛИ и элемент НЕ, причем первый вход 40 элемента И соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управл ющий вход ключевого элемента соединен с выходом элемента НЕ, вход которого соединен с вторым входом 45 элемента И и вл етс первым входом задани режима работы формировател , второй, третий и четвертый информационные входы формировател подключены к первым входам третьего, чет- 50 вертого и п того элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, выходы которых подключены соответственно к первому , второму и третьему информаион- ным входам параллельной записи ре- 55 гистра сдвига, четвертьш информационный вход параллельной записи которого соединен с выходом элемента И и первым входом элемента ИЛИ, второй вход которого вл етс входом обратной св зи формировател дл группы последовательных анализаторов, выход элемента ИЛИ соединен с входом сдвига регистра сдвига, управл ющие входы регистра сдвига образуют группу входов задани , режима работы формировател , второй вход третьего
элемента ИСКЛЮЧАЮЩЕЕ ШШ вл етс входом обратной св зи формировател дл параллельного анализатора, пер- вьй и второй информационные выходы регистра сдвига соединены с вторыми входами четвертого и п того элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно.
Claims (1)
- Формула изобретенияФормирователь сигнатур, содержащий регистр сдвига, два мультиплексора, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и ключевой элемент, причем тактовый и установочный входы регистра сдвига являются соответственно тактовым и установочным входами формирователя, первый разрядный выход регистра сдвига соединен с первым информационным входом первого мультиплексора и является первым информационным выходом формирователя, второй разрядный выход регистра сдвига соединен с вторым информационным входом первого мультиплексора, пер1456959 вым информационным входом второго мультиплексора и является вторым информационным выходом формирователя, $ третий разрядный выход регистра сдвига соединен с третьим информационным входом первого мультиплексора, вторым информационным входом второго мультиплексора и является третьим ин10 формационным выходом формирователя, четвертый разрядный выход регистра сдвига соединен с третьим информационным входом второго мультиплексора и является четвертым информационным выхо15 дом формирователя, группы входов управления первого и второго мультиплексоров образуют первую группу входов задания полиномов обратной связи формирователя, четвертые информа2о ционные входы первого и второго мультиплексоров образуют вторую группу входов задания полиномов обратной связи формирователя, выходы первого и второго мультиплексоров соединены 25 с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является первым информационным входом 30 формирователя, а выход соединен с информационным входом ключевого элемента, выход которого является выходом свертки по модулю два формирователя, отличающийся тем, 35 что, с целью сокращения аппаратных затрат, формирователь содержит третий, четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, элемент , ИЛИ и элемент НЕ, причем первый вход 4θ элемента И соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход ключевого элемента соединен с выходом элемента НЕ, вход которого соединен с вторым входом 45 элемента И и является первым входом задания режима работы формирователя, второй, третий и четвертый информационные входы формирователя подключены к первым входам третьего, чет50 вертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, выходы которых подключены соответственно к первому, второму и третьему информаионным входам параллельной записи ре55 гистра сдвига, четвертый информационный вход параллельной записи которого соединен с выходом элемента И и первым входом элемента ИЛИ, второй вход которого является входом обрат7 ной связи формирователя для группы последовательных анализаторов, выход элемента ИЛИ соединен с входом сдвига регистра сдвига, управляющие входы регистра сдвига образуют группу входов задания режима работы формирователя, второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является входом обратной связи формирователя для параллельного анализатора, пер$ вый и второй информационные выходы регистра сдвига соединены с вторыми входами четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874252619A SU1456959A1 (ru) | 1987-06-01 | 1987-06-01 | Формирователь сигнатур |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874252619A SU1456959A1 (ru) | 1987-06-01 | 1987-06-01 | Формирователь сигнатур |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1456959A1 true SU1456959A1 (ru) | 1989-02-07 |
Family
ID=21307228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874252619A SU1456959A1 (ru) | 1987-06-01 | 1987-06-01 | Формирователь сигнатур |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1456959A1 (ru) |
-
1987
- 1987-06-01 SU SU874252619A patent/SU1456959A1/ru active
Non-Patent Citations (1)
Title |
---|
Вопросы радиоэлектроники. Сер. ТПО, 1982, 1, с.114-117. Авторское свидетельство СССР 1238075, кл. G 06 F 11/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4665538A (en) | Bidirectional barrel shift circuit | |
US5477543A (en) | Structure and method for shifting and reordering a plurality of data bytes | |
JPS6247008B2 (ru) | ||
SU1456959A1 (ru) | Формирователь сигнатур | |
EP1388048B1 (en) | Storage system for use in custom loop accellerators | |
KR0147197B1 (ko) | 다수채널의 펄스폭 변조회로 | |
JPS6083415A (ja) | 可変遅延回路 | |
SU1238075A1 (ru) | Сигнатурный анализатор | |
JPH04100429A (ja) | 時分割多重化装置 | |
SU1312598A1 (ru) | Модуль коммутации информации | |
SU643864A1 (ru) | Устройство дл сдвига информации | |
SU1499346A1 (ru) | Сигнатурный анализатор | |
SU1434449A2 (ru) | Вычислительное устройство | |
SU1231494A2 (ru) | Устройство дл генерации тестовых последовательностей | |
SU1001449A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1325459A1 (ru) | Устройство дл сравнени чисел | |
SU1310794A1 (ru) | Многоканальное устройство дл ввода в ЭВМ информации от двухпозиционных датчиков | |
SU1578707A1 (ru) | Многофункциональное устройство обработки с перестраиваемой структурой | |
SU1057951A1 (ru) | Коммутатор дл многопроцессорной системы в поле Галуа @ (2 @ ) | |
SU1257636A1 (ru) | Устройство дл сдвига информации | |
SU959068A1 (ru) | Устройство дл умножени по модулю | |
SU1509873A1 (ru) | Устройство дл выравнивани пор дков чисел | |
SU1381503A1 (ru) | Микропрограммное устройство управлени | |
SU985781A1 (ru) | Сумматор в коде "М из N | |
SU1501032A1 (ru) | Арифметико-логический модуль |