SU1453436A1 - Устройство дл сбора информации - Google Patents

Abstract

Изобретение относитс  к телеметрии -и предназначено дл  сбора информации с частотных датчиков. Цель изобретени  - снижение энергопотреблени  путем обеспечени  информационной гибкости. Устройство содержит :датчики 1, триггеры 2, коммутаторы 3, 4, блок 5 пам ти, генератор 6, триггеры 7-10, компаратор 11, элемент ИЛИ-НЕ 12, элемент ИЛИ 13, элементы И 14-21, счетчик 22, элементы 23, 24 НЕ, В услови х автономной буйковой станции с измерительной аппаратурой на борту целесообразно запретить опрос.блока пам ти и узлов, участвующих в суммировашга считанного бита информации и состо ни  триггера переноса, после установки переноса в нулевое состо ние, поскольку дальнейшее обращение к блоку пам ти заключаетс  в чтении из калщой  чей- .ки информации и записи этой же информации в ту же  чейку, что  вл етс  излишним. При этом за счет временного прекращени  работы некоторых элементов устройства потребление электроэнергии устройством- уменьшаетс . 1 ил. а (Л

Description

D „ „Составитель З.Низамутдинова

.:;..... . техред М.Хода„„, корректор И.Муска

Заказ 7287/47

Тираж 518

ВНИИШ Го,дарст, ™ nJUJ5, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпрй;;йёГгГуж; ;;рТ;Гу;Гпр о е к;;а  Г4

Подписное

Claims (1)

1. Формула, изобретен ия

   '.Устройство для сбора информации, ' содержащее датчики, выходы которых соединены.с первыми входами соответствующих триггеров группы, выходы которых подключены к соответствующим, входам первой группы первого комму татора, второй коммутатор, выходы которого соединены с вторыми входами триггеров группы, счетчик адреса, выходы первой группы которого соеди-. йены с соответствующими входами элемента ИЛИ-НЕ и первыми адресными входами блока памяти, выходы второй группы счетчика адреса соединены с соответствующими входами первого и второго коммутаторов и вторыми адресными входами блока памяти, выход которого является выходом устройства, генератор, выход которого подключен через инвертор к первому входу первого элемента И и непосредственно к первым входам первого и второго триггеров, инверсный выход первого триггера соединен со своим вторым входом, с входом счетчика адреса, с первыми входами'второго и третьего элементов И, прямой выход первого триггера подключен к второму входу первого элемента И и первому входу четвертого элемента И, выход второго триггера соединен с первыми входами третьего триггера, компара5 1453436 тора, пятого элемента И, третьим входом первого элемента И и вторым входом четвертого элемента И, выход четвертого триггера подключен к вторым входам компаратора и третьему входу четвертого элемента И, выход элемента ИЛИ-HE соединен с четвертым входом первого элемента И и вторым входом третьего элемента Ии эд через второй элемент НЕ с вторым входом пятого элемента И, выход первого элемента И подключен к входу второго коммутатора, элемент ИЛИ, выход которого соединен с вторым входом второ- эд го триггера, последний выход второй группы счетчика адреса соединен с вторым входом третьего триггера, выход которого является вторым выходом устройства и подключен к третьему входу второго триггера, первому входу четвертого триггера и второму входу второго элемента И, выход которого является третьим выходом устрой ства, выход первого коммутатора подключен к третьему входу третьего элемента И, выход компаратора соединен с информационным входом блока памяти, отличающееся тем, что, с целью снижения энергопотребления путем обеспечения информационной гибкости, в него введены шестой, седьмой и восьмой элементы И, первые входы которых соединены с выходом элемента ИЛИ, второй вход шестого элемента И подключен к выходу генератора, второй вход седьмого элемента И соединен с прямым выходом первого триггера, к инверсному выходу которого подключен второй вход восьмого элемента И, выходы шестого и седьмого элементов И подключены соответственно к управляющему и синхронизирующему входам блока памяти, второй и третий входы четвертого триггера соединены соответственно с выходом блока памяти и шестого элемента И.