SU1446645A1

SU1446645A1 - Device for displaying graphic information on television indicator screen

Info

Publication number: SU1446645A1
Application number: SU864164084A
Authority: SU
Inventors: Юрий Николаевич Хомяков; Виктор Алексеевич Малыхин; Виктор Николаевич Будилов; Николай Николаевич Красильников; Геннадий Владимирович Левко
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1986-12-18
Filing date: 1986-12-18
Publication date: 1988-12-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах интерактивной машинной графики. Цель изобретени - повьшение быстродействи устройства. Устройство содержит блок сопр жени 1, блок буферной пам ти 2, телевизионный индикатор 3, первый 4, второй 6 и третий 7 счетчики адреса, мультиплексор 5, блок синхронизации 8, четвертый 9 и п тый 10 счетчики адреса, первый 11 и второй 12 формирователи адреса с соответствующими св з ми. Повьшение быстродействи достигаетс за счет обеспечени возможности изменени начального адреса считьшани слов из блока буферной пам ти 2 при перемещении окна экрана относительно растрового массива. 1 ил. (ЛThe invention relates to computing and can be used in interactive computer graphics systems. The purpose of the invention is to increase the speed of the device. The device contains interface block 1, buffer memory block 2, television indicator 3, first 4, second 6 and third 7 address counters, multiplexer 5, synchronization block 8, fourth 9 and fifth 10 address counters, first 11 and second 12 drivers addresses with appropriate communications. The speed increase is achieved due to the possibility of changing the starting address to find the words from the buffer memory block 2 when the screen window is moved relative to the raster array. 1 il. (L

Description

4i 4 Од О) сд4i 4 Od O) sd

1one

Изобретение относитс к вычислительной технике и может быть использовано в системах интерактивной машинной графики.The invention relates to computing and can be used in interactive computer graphics systems.

Цель изобретени - повьшение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

На чертеже представлена структурна схема устройства.The drawing shows a block diagram of the device.

Устройство содержит блок 1 сопр жени , блок 2 буферной пам ти, телевизионный индикатор 3, первый счетчик 4 адреса, мультиплексор 5, второй 6 и третий 7 счетчики адреса, блок 8 синхронизации, четвертьй 9 и п тый 10 счетчики адреса, первьш 11 и второй 12 формирователи адреса.The device contains an interconnection unit 1, a buffer memory block 2, a television indicator 3, a first counter 4 addresses, a multiplexer 5, a second 6 and a third 7 counters of the address, a block 8 of synchronization, a quarter 9 and Fifth 10 counters of the address, first 11 and second 12 address formers.

Устройство работает следующим образом .The device works as follows.

Запись информации в блок 2 буферной пам ти и обмен информацией с ЭВМ через блок 1 сопр жени происход т по известному алгоритму работы устройства . При считывании информации 513 блока 2 буферной пам ти на экран телевизионного индикатора 3 адрес начального слова считывани определ етс кодом, содержащимс во втором и третьем 7 счетчиках адреса. ЭтотThe recording of information in the block 2 of the buffer memory and the exchange of information with the computer through the block 1 of the interface takes place according to the known algorithm of the device operation. When reading the information 513 of the buffer memory unit 2 on the screen of the television indicator 3, the address of the read start word is determined by the code contained in the second and third 7 address counters. This

ти изображени на экране за счет оперативной установки начальных адресов считывани слов по строке и по столб Формула изобретени Устройство дл отображени графической информации на экране телевизионного индикатора, содержащее блок сопр жени , блок буферной пам ти, мультиплексор, первьш, второй и третий счетчики адресов и блок синхро- , низации, выходы группы блока сопр жени подключены к информационнымthese images on the screen due to the operative setting of the starting addresses for reading words by line and by pole Claims of the invention A device for displaying graphical information on a television indicator screen comprising a interface unit, a buffer memory block, a multiplexer, the first, second and third address counters and a block sync, nization, outputs of the group of the interface block are connected to information

входам блока буферной пам ти и первого счетчика адреса, управл ющий вход которого подключен к первому выходу блока синхронизации, второй выход которого соединен с управл ющим входом блока буферной пам ти, адресньш вход которого подключен к выходу мультиплексора , первые информационные входы которого соединены с выходом первого счетчика адреса, а вторые информационные входы мультиплексора подключены к выходам второго и третьего счетчиков адресов, управл ющие и тактовые входы которых соединеныinputs of the buffer memory block and the first address counter, the control input of which is connected to the first output of the synchronization unit, the second output of which is connected to the control input of the buffer memory block, whose address input is connected to the output of the multiplexer, the first information inputs of which are connected to the output of the first the address counter, and the second information inputs of the multiplexer are connected to the outputs of the second and third address counters, the control and clock inputs of which are connected

код заноситс в них соответственно из 30 соответственно с третьим и четвертым четвертого 9 и п того 10 счетчиков адреса в начале строчного и кадрового синхроимпульсов. Состо ние четвертого 9 и п того 10 счетчиков (установки ) адреса можно измен ть в сто- рону увеличени или уменьшени , подава на их входы вычитани или суммировани импульсы из первого 11 и второго 12 формирователей адреса. Тем самым обеспечиваетс перемещение ок- 40 на экрана по полю растрового массива блока буферной пам ти.the code is entered into them, respectively, from 30, respectively, with the third and fourth and fourth and 9 and the fifth 10 address counters at the beginning of the horizontal and vertical sync pulses. The state of the fourth and fifth 10 address (setting) addresses can be changed in the direction of increasing or decreasing by applying pulses from the first 11 and second 12 address formers to their inputs for subtracting or adding. Thus, the movement of about 40 on the screen across the field of the raster array of the buffer memory block is provided.

На счетный вход второго счетчика 6 адреса из блока 8 синхронизации поступают импульсы с частотой дискрети-дз зации экрана по строке, на счетньй вход третьего счетчика 7 адреса из блока синхронизации - строчные синхро импуль сы.The counting input of the second counter 6 of the address from the synchronization unit 8 receives pulses with a sampling frequency of the screen along the line, to the countable input of the third counter 7 of the address from the synchronization unit - horizontal sync pulses.

Второй счетчик 6 адреса пересчи- сп тывает цлова блока буферной пам ти, укладьшающиес в строке экрана, а третий счетчик 7 адреса - видимые строки экрана. Первый счетчик 4 адреса вл етс счетчиком адресов запи- си слов в блок 2 буферной пам ти.The second address counter 6 counts the number of the buffer memory block located in the screen row, and the third address counter 7 displays the visible lines of the screen. The first address counter 4 is a word address write counter in the buffer memory block 2.

Таким образом, предлагаемое уст ройство обеспечивает повьшение .быстродействи при смещении видимой часвыходами блока синхронизации, п тьй выход которого подключен к управл ющему входу мультиплексора, шестой выход блока синхронизации соединен с управл ющим входом блока сопр жени , первьш выход которого подключен к входу блока синхронизации, седьмой, восьмой и дев тый выходы которого соединены с синхровходами телевизионного индикатора, видеовход которого подключен к выходу блока буферной пам ти, отличающеес тем, что, с целью повыщени быстродействи устройства, оно содержит четвертьй и п тый счетчики адресов и первый и второй формирователи адреса, входы которых и вход управлени записью п того счетчика адресов подключены к дес тому выходу блока синхронизации , выходы первого и второго формирователей адреса подключены соответственно к счетным входам четвертого и п того счетчиков адресов, выходы которых соединены соответственно с информационными входами второго и третьего счетчиков адресов, а вход сброса четвертого счетчика адресов подкл очен к одиннадцатому выходу блока синхронизации.Thus, the proposed device provides a performance increase when the visible output of the synchronization unit is shifted, the five output of which is connected to the multiplexer control input, the sixth output of the synchronization unit is connected to the control input of the interface unit, the first output of which is connected to the input of the synchronization unit, The seventh, eighth and ninth outputs of which are connected to the synchronous inputs of the television indicator, whose video input is connected to the output of the buffer memory block, characterized in that, in order to increase In terms of the device’s speed, it contains quarter and fifth address counters and first and second address drivers, the inputs of which and the recording control address of the fifth address counter are connected to the tenth output of the synchronization unit, the outputs of the first and second address drivers are connected to the counting inputs of the fourth and the fifth address counters, the outputs of which are connected respectively to the information inputs of the second and third address counters, and the reset input of the fourth address counter is connected to eleven To the output of the sync block.

соответственно с третьим и четвертым respectively with the third and fourth

выходами блока синхронизации, п тьй выход которого подключен к управл ющему входу мультиплексора, шестой выход блока синхронизации соединен с управл ющим входом блока сопр жени , первьш выход которого подключен к входу блока синхронизации, седьмой восьмой и дев тый выходы которого соединены с синхровходами телевизионного индикатора, видеовход которого подключен к выходу блока буферной пам ти, отличающеес тем, что, с целью повыщени быстродействи устройства, оно содержит четвертьй и п тый счетчики адресов и первый и второй формирователи адреса, входы которых и вход управлени записью п того счетчика адресов подключены к дес тому выходу блока синхронизации , выходы первого и второго формирователей адреса подключены соответственно к счетным входам четвертого и п того счетчиков адресов, выходы которых соединены соответственно с информационными входами второго и третьего счетчиков адресов, а вход сброса четвертого счетчика адресов подкл очен к одиннадцатому выходу блока синхронизации.the outputs of the synchronization unit, the fifth output of which is connected to the control input of the multiplexer, the sixth output of the synchronization unit is connected to the control input of the interface unit, the first output of which is connected to the input of the synchronization unit, the seventh eighth and ninth outputs of which are connected to the synchronous inputs of the television indicator, the video input of which is connected to the output of the buffer memory block, characterized in that, in order to increase the speed of the device, it contains the fourth and fifth address counters and the first and second forms The address controllers, whose inputs and control entry for writing the fifth address counter are connected to the tenth output of the synchronization unit, the outputs of the first and second address formers are connected respectively to the counting inputs of the fourth and fifth address counters, the outputs of which are connected respectively to the information inputs of the second and third counters addresses, and the reset input of the fourth address counter is very close to the eleventh output of the sync block.

Claims

SUMMARY OF THE INVENTION A device for displaying graphical information on a television indicator screen, comprising a pairing unit, a buffer memory unit, a multiplexer, first, second and third address counters and a sync block. However, the outputs of the group of the interface unit are connected to the information inputs of the buffer memory unit and the first address counter, the control input of which is connected to the first output of the synchronization unit, the second output of which is connected to the control input of the buffer memory unit, the address input of which is connected to the multiplexer output, the first information inputs which are connected to the output of the first address counter, and the second information inputs of the multiplexer are connected to the outputs of the second and third address counters, control and clock the input inputs of which are connected respectively to the third and fourth outputs of the synchronization unit, the fifth output of which is connected to the control input of the multiplexer, the sixth output of the synchronization unit is connected to the control input of the interface unit, the first output of which is connected to the input of the synchronization unit, the seventh, eighth and ninth outputs of which are connected with the sync inputs of the television indicator, the video input of which is connected to the output of the buffer memory unit, characterized in that, in order to increase the speed of the device, it contains the fourth and fifth address counters and the first and second address generators, the inputs of which and the write control input of the fifth address counter are connected to the tenth output of the synchronization unit, the outputs of the first and second address generators are connected respectively to the counting inputs of the fourth and fifth address counters, the outputs of which are connected respectively with information inputs of the second and third address counters, and the reset input of the fourth address counter is connected to the eleventh output of the synchronization block.