SU1441475A1

SU1441475A1 - Мажоритарное устройство

Info

Publication number: SU1441475A1
Application number: SU833626724A
Authority: SU
Inventors: Геннадий Петрович Майоров; Иван Тихонович Кожемякин; Сергей Михайлович Федоров
Original assignee: Предприятие П/Я Г-4149
Priority date: 1983-08-02
Filing date: 1983-08-02
Publication date: 1988-11-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл построени цифровых систем с обнаружением ошибок. Целью изобретени вл етс расширение функциональных возможностей мажоритарного устройства за счет обнаружени ошибок во входном информационном слове и определени их кратности.Устройство содержит преобразователь 1 единичного кода, логические элементы И4, инверторы 5, информационные входы 2, информационный выход 3 и контрольные выходы 6. Формирование сигналов о кратности ошибки во. входном слове происходит благодар объединению на элементах И4 сигналов с выходов преобразовател 1 младших разр дов и инвертированных сигналов с выходов старших разр дов. 1 ил. (Л

Description

.6

4

Zt 1

СП

Изобретение относитс к вычислительной технике и передачи информации и может быть использовано дл построени цифровых систем с обнару- жением ошибок.

/

Цель изобретени - расширение функциональных возможностей мажоритарного устройства за счет обнаружени ошибок и определени их кратное- ти.

На чертеже изображена структурно- логическа схема мажоритарного устройства .

Мажоритарное устройство содержит преобразователь 1 единичного кода с .п входами и п выходами (пЬЗ), причем его входы соединены с информационными входами 2 устройства. Один из выходов преобразовател 1, а именно п/2 + выход, вл етс информационным выходом 3 устройства, а i-й выход преобразовател 1 ( -l/2j) соединен с первым входом i-ro логического элемента И 4. Второй вход i-ro элемента И 4 подключен через соответствующий инвертор 5 к (п - -1 + 1)-му выходу преобразовател I а его выход вл етс i-ым контрольным выходом 6 устройства.

Мажоритарное устройство работает следующим образом.

На п входов 2 устройства, а следовательно , и преобразовател 1 единичного кода.поступают сигналы логичес- кой 1 (на К входов 2) и логическо го О (на (п - к) входов 2). Преобразователь 1 единичного кода выполн ет следующую функцию: при поступлении на его входы 2 сигналов уровней логических О и 1 в любом наборе на его выходах группируютс подр д сигналы логической 1 (на 1-ом - К-ом выходах) и сигналы логического О (на (К+1)-ом - п-ом выходах).

На информационном (мажоритарном) выходе/ 3 преобразовател 1 будет присутствовать сигнал уровн логической I (если K-i.n/2, при нечетном п, или К п/2, при четном .п), при этом на (п-К) последних выходах преобразовател 1 единичного кода будут

присутствовать сигналы логического П, которые поступают на соответствующие инверторы 5, на выходах которых формируютс сигналы логической 1, которые Передаютс на m логических элементов И 4 (), с выходов которых сигналы логической 1 поступают на m контрольных выходов 6 устройства. При этом наличие сигналов уровн логической 1 на m первых выходах 6 устройства означает, что во входном наборе данных присутствуют ошибки общей кратностью га, т.е. независимо от того, какое состо ние входного сигнала (единичное или нулевое ) вл етс ошибочным, на контрольных выходах 6 устройства информаци о кратности ошибки будет представлена в единичном коде.

Таким образом, преимущество предлагаемого мажоритарного устройства по сравнению с устройством-прототипом состоит в расширении его функциональных возможностей за счет обеспечени возможности определени кратности ошибок во входном наборе данных и вывода информации о кратности ошибок в единичном коде.

Claims

Формула изобретени

Мажоритарное устройство, содержащее преобразователь единичного кода, п входов (пЭ: З) и информационный выход , причем входы устройства соединены с входами преобразовател , а

выход преобразовател

вл етс информационным выходом устройства , отличающеес тем, что, с целью расширени функциональных возможностей, в него введены (п- 1)/2 элементов И, инверторов и контрольных выходов, причем i-й выход преобразовател ( - - 0/2) соединен с первым входом i-ro элемента И, второй вход которого через инвертор подключен к (п - i,+ I)-му выходу преобразовател , а выход i-ro элемента И вл етс i-ым контрольным выходом устройства .

ВНИИПИ Заказ 6295/56 Тираж 929

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

Подписное