SU1432522A1 - Device for shaping an interrupt signal - Google Patents
Device for shaping an interrupt signal Download PDFInfo
- Publication number
- SU1432522A1 SU1432522A1 SU874232094A SU4232094A SU1432522A1 SU 1432522 A1 SU1432522 A1 SU 1432522A1 SU 874232094 A SU874232094 A SU 874232094A SU 4232094 A SU4232094 A SU 4232094A SU 1432522 A1 SU1432522 A1 SU 1432522A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- trigger
- counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано в системах прерывани вычислительных систем, в том числе в управл ющих вычислительных машинах и комплексах. Целью изобретени вл етсй повышение быстродействи устройства путем сокращени времени реакции. Устройство содержит, шесть триггеров, три регистра сдвига, два мажоритарных, элемента, четыре мультиплексора,, дес ть элементов И, два регистра и схему сравнени . В устройстве происход т совмещение во времени поиска следующего запросного входа, содержащего запрос, с вьщачей объекту общего запроса прерывани и установка ограничени на число опрашиваемых запросных входов, упрощение процедуры сброса общеро запроса пре- рьшани и процедуры начального сброса устройства. Кроме того, в устройстве примен етс внешн маска преры- вани параллельно с внутренней маской jg прерьшани и указываетс неисправна зона первого блока пам ти в режиме самоконтрол . 1 ил. (ЛThe invention relates to digital computing and can be used in computer systems interruption systems, including control computers and complexes. The aim of the invention is to increase the speed of the device by reducing the reaction time. The device contains six triggers, three shift registers, two majority, elements, four multiplexers, ten And elements, two registers and a comparison circuit. The device combines in time the search for the next request input containing the request with the object of a general interrupt request and setting a limit on the number of polled request inputs, simplifying the reset procedure of the total interruption request and the initial reset procedure of the device. In addition, the device uses an external interrupt mask in parallel with the inner mask jg of aborting and indicates the faulty area of the first memory block in the self-monitoring mode. 1 il. (L
Description
4i 00 СП4i 00 SP
toto
ЮYU
Изобретение относитс к области цифровой вычислительной техники и может быть использовано в систе мах прерывани вычислительных систем, в том числе в управл ющих вычислительных машинах и комплексах.The invention relates to the field of digital computing and can be used in systems for interrupting computing systems, including control computers and complexes.
Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.
На чертеже приведена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержит тактовый вход 1 устройства, вход 2 сброса запроса прерьшани устройства, вход 3 начальThe device contains a clock input 1 of the device, input 2 of the reset request for the device has stopped, input 3 starts
Первый счетчик 13, на который с некоторой частотой поступают импульсы с выхода генератора 12 импульсов, при ПОМ01ДИ дешифратора 19 и элементов И 20-22 группы в каждом такте проверки наличи запроса на группе входов 5-7 провер ет запросный вход группы, номер которого совпадает с содержимым старших разр дов первого счетчика 13, поступающим на вход дешифратора 19 с выхода первого счетчика 13. Эта проверка запросного входа заключаетс в сравнении значенийThe first counter 13, which with a certain frequency receives pulses from the output of the generator 12 pulses, when POM01DI decoder 19 and elements AND 20-22 groups in each step of checking the availability of a request on a group of inputs 5-7 checks the request input of the group whose number coincides with the contents of the higher bits of the first counter 13, which are fed to the input of the decoder 19 from the output of the first counter 13. This test of the query input consists in comparing the values
ного сброса устройства, группу входовj5 сигнала запроса на этом запросном 4 данных устройства, группу запросных входов 5-7 устройства, вход 8 блокировки устройства, вход 9 запрета прерывани устройства, вход 10 режима устаройства, элемент И 11, генератор 20 12 импульсов, счетчик 13, элемент И 14, элемент И 15, регистр 16 сдвига, элемент И-НЕ 17, мультиплексор 18, дешифратор 19, элементы И 20-22 группы , ИЛИ 23, счетчик 24, элемент НЕ 23,25 разр дов первого счетчика 13 и провходе за три предьщущих периода проверки , хран щихс в первом блоке 30 пам ти, с текущим значением сигнала запроса на запросном входе и определении факта изменени значени сигнала запроса. Если на данном запросном входе сигнал запроса не изменил значени , то через некоторое врем происходит изменение на единицу старшихto reset the device, a group of inputs j5 of the request signal for this request 4 device data, a group of request inputs 5-7 of the device, an input 8 blocking the device, an input 9 prohibiting interruption of the device, an input 10 of the device mode, element 11, generator 20 12 pulses, counter 13 , And 14, Element And 15, Shift Register 16, AND-NOT 17 Element, Multiplexer 18, Decoder 19, AND Elements 20-22 Groups, OR 23, Counter 24, NOT Element 23.25 bits of the first counter 13 and check for the three previous test periods stored in the first memory block 30 with the current value a request signal at the request input and determining whether the value of the request signal changes. If the request signal does not change the value at this request input, then after some time a change of one higher
мультиплексор 26, элемент И 27, элемент И 28, триггер 29, блок пам ти 30, элемент И 31, регистр 32 сдвига, мажоритарный элемент З З, блок 34 пам ти , элемент И 35, элементы 36 и 37 сложени по модулю два, триггеры 38- 41, параллельньй регистр 42, схему 43 сравнени , элемент И 44, триггер 45, регистр 46 сдвига, мажоритарный элемент 47, элемент И 48, мультиплек30multiplexer 26, element 27, element 28, trigger 29, memory block 30, element 31, shift register 32, majority element 3, memory block 34, element 35, elements 36 and 37 of modulo two, flip-flops 38-41, parallel register 42, comparison circuit 43, element AND 44, trigger 45, shift register 46, majority element 47, element 48, multiplex 30
вер етс . следующий по пор дку запросный вход. Если обнаружено изменение значени сигнала запроса на данном запросном входе и ранее не бьш установлен триггер 38 (т.е. не было общего запроса прерьшани ), то установитс триггер 38, на выходе 58 устройства установитс единичньй сигнал, в регистр 50 выполн етс запись значени сигнала запроса на запросном вхосор 49, регистр 50, мультиплексор 51, 35 (нулевой разр д регистра 50) и коэлемент И 52, выход 53 признака устройства , тактовый выход 54 устройства , группы адресных выходов 55 и 56 устройства, выход 57 разрешени устройства , сигнальный выход 58 устройства , группу кодовых выходов 59 устройства . is believed to be. next order entry. If a change in the value of the request signal is detected at this request input and the trigger 38 has not previously been set (i.e. there was no general interruption request), the trigger 38 is set, a single signal is set at the device output 58, the signal value is written to register 50 a query on the request gatekeeper 49, register 50, multiplexer 51, 35 (zero bit of register 50) and AND 52, device 52, device tag output 53, device clock output 54, device address output groups 55 and 56, device resolution output 57, signal output 58 set up , the code output group 59 of the device.
Устройство работает в двух .режимах - основном и режиме самоконтрол . Режим работы определ етс сигналом, поступающим на вход 10.The device works in two modes - main and self-control mode. The mode of operation is determined by the signal received at input 10.
При работе в основном режиме выполн етс периодический опрос входов 5-7 устройства, входы 5-7 опрашиваютс по очереди, последним в периоде опрашиваетс запросный вход, имеющий пор дковый номер, равный коду, занесенному ранее в регистр 42, затем опрос входов 5-7 вьшолн етс сначала.When operating in the basic mode, periodic polling of the inputs 5-7 of the device is performed, inputs 5-7 are polled in turn, the last input in the period is a query input that has a sequence number equal to the code entered earlier in register 42, then polling inputs 5-7 is done first.
4040
4545
5050
да запросного входа (остальные разр ды регистра 50). Значени сигнала запроса и кода запросного входа и выхода регистра 50 поступают на выходы 59 устройства, в дальнейшем они используютс дл формировани начального адреса программы обслуживани прерывани . Одновременно с этим разрешаетс работа триггера 39, так как снимаетс нулевой сигнал с входа сбро са этого триггера. Затем происходит изменение на единицу старших разр дов первого счетчика 13 и провер етс следующий по пор дку запросный вход группы 5-7. При этом вьшолн етс совмещение поиска следующего запроса прерывани с обслуживанием текущего общего запроса прерывани .Yes, the request input (the remaining bits of the register 50). The values of the request signal and the code of the request input and output of the register 50 are fed to the outputs 59 of the device, later they are used to form the initial address of the interrupt service program. At the same time, the operation of the trigger 39 is resolved, since a zero signal is removed from the reset input of this trigger. Then a change is made to the most significant bits of the first counter 13 and the next in order ordering input of group 5-7 is checked. This completes the search for the next interrupt request with the maintenance of the current common interrupt request.
В случае, если обнаружено измене-В основном режиме второй мульти- 55 ние значени сигнала запроса на данплексор 26 коммутирует сигнал с Bbf- хода элемента ИЛИ 23 на вход тригг,е- ра 29.In case a change is detected in the basic mode, the second multi 55 of the request signal value to the danplexer 26 switches the signal from the Bbf-stroke of the OR element 23 to the trigger input, e-29.
сигнала запроса на этом запросном разр дов первого счетчика 13 и провходе за три предьщущих периода проверки , хран щихс в первом блоке 30 пам ти, с текущим значением сигнала запроса на запросном входе и определении факта изменени значени сигнала запроса. Если на данном запросном входе сигнал запроса не изменил значени , то через некоторое врем происходит изменение на единицу старшихthe request signal at this request bit of the first counter 13 and spent over the three pre-validation periods stored in the first memory block 30 with the current value of the request signal at the request input and determining whether the value of the request signal changes. If the request signal does not change the value at this request input, then after some time a change of one higher
вер етс . следующий по пор дку запросный вход. Если обнаружено изменение значени сигнала запроса на данном запросном входе и ранее не бьш установлен триггер 38 (т.е. не было общего запроса прерьшани ), то установитс триггер 38, на выходе 58 устройства установитс единичньй сигнал, в регистр 50 выполн етс запись значени сигнала запроса на запросном вхо (нулевой разр д регистра 50) и ко0is believed to be. next order entry. If a change in the value of the request signal is detected at this request input and the trigger 38 has not previously been set (i.e. there was no general interruption request), the trigger 38 is set, a single signal is set at the device output 58, the signal value is written to register 50 query on the query input (zero bit register 50) and ko0
5five
00
да запросного входа (остальные разр ды регистра 50). Значени сигнала запроса и кода запросного входа и выхода регистра 50 поступают на выходы 59 устройства, в дальнейшем они используютс дл формировани начального адреса программы обслуживани прерывани . Одновременно с этим разрешаетс работа триггера 39, так как снимаетс нулевой сигнал с входа сброса этого триггера. Затем происходит изменение на единицу старших разр дов первого счетчика 13 и провер етс следующий по пор дку запросный вход группы 5-7. При этом вьшолн етс совмещение поиска следующего запроса прерывани с обслуживанием текущего общего запроса прерывани .Yes, the request input (the remaining bits of the register 50). The values of the request signal and the code of the request input and output of the register 50 are fed to the outputs 59 of the device, later they are used to form the initial address of the interrupt service program. At the same time, the operation of the trigger 39 is resolved, since the zero signal is removed from the reset input of this trigger. Then a change is made to the most significant bits of the first counter 13 and the next in order ordering input of group 5-7 is checked. This completes the search for the next interrupt request with the maintenance of the current common interrupt request.
В случае, если обнаружено измене-ном запросном входе и ранее бьш установлен второй триггер 38, то устанавливаетс триггер 39, с инверсногоIn case it is detected by a modified request input and the second trigger 38 was previously set, the trigger 39 is set, from the inverse
выхода которого на вход элемента И 1 подаетс нулевой сигнал, запрещающий прохождение импульсов с тактового входа 1 через элемент И 11 на вход генератора 12 импульсов, чем фиксируетс состо ние первого счетчика 13. После сброса триггера 38 происходит сброс триггера 39. При этом разрешаетс прохождение импульсов с тактового входа 1 через элемент И 11 на вход генератора 12 импульсов. Далее устанавливаетс триггер 38, на выходе 58 по вл етс единичньй сигнал, в регистр 50 выполн етс запись сигнала запроса на запросном входе и кода запросного входа и т.д., как описано вьше.whose output to the input element And 1 is given a zero signal that prohibits the passage of pulses from the clock input 1 through the element 11 to the input of the generator 12 pulses, which fixes the state of the first counter 13. After resetting the trigger 38, the trigger 39 is reset. from the clock input 1 through the element 11 to the input of the generator 12 pulses. Next, a flip-flop 38 is set, a single signal appears at output 58, register 50 requests the input request signal and the request input code, etc., as described above.
Проверка запросных входов дл формировани общего запроса прерьшани на выходе 58 устройства заключаетс в сравнении сигнала запроса определенного запросного входа за три пре- дьщущих периода проверки, хран пщхс в первом блоке 30 пам ти, с текугцим значением запроса на этом запросном входе и определении факта изменени значени сигнала запроса. По сним 1работу первого блока 30 пам ти в составе устройства.Checking the request inputs to form a general request for failure at the output 58 of the device consists in comparing the request signal of a specific request input over the three previous verification periods stored in the first memory block 30 with the current value of the request at this request input and determining whether the value changes request signal. According to the first operation of the first block of 30 memory as part of the device.
Первьй блок 30 пам ти - сператив- ное запоминающее устройство (ОЗУ) с организацией 1 разр д х М слов.The first memory block 30 is a operative memory (RAM) with the organization of 1 bit of x words.
В блоке 30 пам ти каждому запросному входу отведена зона из четырех одноразр дных слов, идущих подр д одно за другим. Зона блока 30 пам ти определ етс старшими разр дами счетчика 13, ее номер совпадает с номером запросного входа.In the memory block 30, each request input is assigned a zone of four one-bit words, going further one by one. The zone of the memory block 30 is determined by the higher bits of the counter 13, its number coincides with the number of the request input.
В течение периода поиска по всем запросным входам проверка значени запроса выполн етс в стандартном такте проверки. В этот такт проверки выполн етс одна операци записи информации в блок 30 пам ти и три операции считьшани информации из блока 30 пам ти в произвольном пор дке. Обращение к четырем словам зоны блока 30 пам ти вьшолн етс с помощью двух младших разр дов счетчика 13. Это обращение к словам блока 30 пам ти выполн етс по очереди, т.е. к.первому слову зоны, далее к второму, третьему и затем четвертому слову. Дл какого слова блока 30 пам ти вьшолн - етс операци записи информации, определ ет управл юща информаци , поступающа из мультиплексора 18 на управл ющий вход блока 30 пам ти.During the search period for all the request inputs, the check of the request value is performed in the standard check cycle. During this check cycle, one operation is performed to write information to memory 30 and three operations to read the information from memory 30 in random order. The reference to the four words of the zone of the memory block 30 is accomplished with the help of two lower bits of the counter 13. This reference to the words of the memory block 30 is performed in turn, i.e. to the first word of the zone, further to the second, third and then the fourth word. For which word of the memory block 30 the information recording operation is executed, determines the control information received from the multiplexer 18 to the control input of the memory block 30.
oo
5five
00
5five
00
5five
00
5five
00
5five
Дл данного периода поиска по всем запросным входам номер слова в зоне блока 30 пам ти, в которое выполн етс запись информации, один и тот же. В конце периода поиска этот номер измен етс циклически, т.е. ecjm в данный период поиска запись выполн етс в слово зон блока 30 пам ти номер четыре, в следующий период запись информации выполн етс в слово зон номер один, а по прошествии еще двух периодов поиска - снова в слово зон номер четьфе и т.д.For this search period, all the query inputs have the same word number in the zone of the memory block 30 to which information is recorded. At the end of the search period, this number changes cyclically, i.e. ecjm, in the given search period, the record is made into the zone word of memory block 30, the next period, the information is recorded into the word zone one, and after two more search periods, again into the zone word, the number is typed, and so on.
Номер слова зон блока 30 пам ти, в которое выполн етс запись инфор-. мации, формируетс совместной работой регистра 16 сдвига, элемента И-НЕ 17 и мультиплексора 18. На тактовый вход регистра 16 сдвига поступает строб, формируемый триггером 45, по фронту сигнала этого строба выполн етс операци записи информации в регистр 16 сдвига. Все выходы регистра 16 сдвига соедин ютс между собой через элемент И-НЕ 17, выход которого подключен к последовательному входу даиньос регистра 16 сдвига. Поэтому до тех пор, пока на одном из выходов регистра 16 сдвига имеетс нулевой сигнал, в него записываютс единичные сигна- , лы. После трех периодов поиска по всем запросным входам элемент И-НЕ 17 переключаетс , после чего в течение периода поиска на выходе элемента И-НЕ 17 присутствует нулевой сигнал , который затем записьшаетс в. регистр 16 сдвига. Т.о., НУЛЕВОЙ сигнал находитс только на одном из выходов регистра 16 сдвига или на выходе элемента И-НЕ 17. Выходу элемента И-НЕ 17 поставлены в соответствие все первые слова зон блока 30 пам ти . Трем выходам регистра 16 сдвига поставлены в соответствие все вторые, третьи и четвертые слова зон блока 30 пам ти соответственно. Опрос значений выходов регистра 16 сдвига и вьг- хода элемента И-НЕ 17 выполн ет мультиплексор 18, на управл ющий вход которого поступают два младших разр да счетчика 13, В соответствии с состо нием младших разр дов счетчика 13 на выходе мультиплексора 18 по вл етс признак, указывающий тип операции блока 30 пам ти - запись или чтение.The word number of the zones of the memory block 30 into which information is recorded. This data is formed by the joint operation of the shift register 16, the NAND 17 element and the multiplexer 18. The gate input of the shift register 16 receives a gate generated by the trigger 45, the signal edge of this gate is written to the shift register 16. All outputs of the shift register 16 are interconnected via an AND-HE element 17, the output of which is connected to the serial input of the shift register 16. Therefore, as long as one of the outputs of shift register 16 has a zero signal, single signals are recorded in it. After three search periods for all the request inputs, the AND-NOT element 17 is switched, after which, during the search period, the output of the AND-NE element 17 is a zero signal, which is then written to. register 16 shift. Thus, the ZERO signal is located only on one of the outputs of the shift register 16 or at the output of the NAND element 17. The output of the NAND element 17 corresponds to all the first words of the zones of the memory block 30. The three outputs of the shift register 16 correspond to all the second, third and fourth words of the zones of the memory block 30, respectively. The interrogation of the outputs of the register 16 shift and entry element IS-HE 17 performs multiplexer 18, on the control input of which two lower bits of counter 13 arrive, In accordance with the state of lower bits of counter 13, the output of multiplexer 18 appears A flag indicating the type of operation of the memory block 30 is writing or reading.
Адрес обращени к слову в блоке 30 пам ти образуетс объединениемThe address of the word address in memory block 30 is formed by combining
5 143252265 14325226
младших и старших разр дов счетчи-чени запроса за предьщущие периодыjunior and senior order counts for previous periods
ка 13.проверки с выхода блока 30 пам ти в13. tests from the output of memory block 30 in
Такт проверки изменени значени регистр 32 сдвига выполн ютс во врезапроса на запросном входе в данномм трех операций считьшани информапериоде поиска одинаков дл всех зон ции из блока 30 пам ти. УправлениеThe shift test of the change in the shift register 32 is performed in the query at the request input in this three scheduling information, the search information period is the same for all zones from the memory block 30. Control
блока 30 пам ти и состоит из подачизаписью информации в регистр 46 сдвикода запросного входа на дешифраторга с выхода блока 30 пам ти обеспе- 19 , адресные входы блоков 30 и 34 па-чивают элемент И 52, мультиплексорыof the memory block 30 and consists of filing information into the register 46 of the transmitter code of the request input to the descrambler from the output of the memory block 30 provide 19, the address inputs of blocks 30 and 34 pack the element I 52, multiplexers
м ти и регистр 50, операции записи 18 и 51. Мультиплексор 51 обеспечиватекущего значени запроса с выходает опрос выходов регистра 16 с цвигаmti and register 50, write operations 18 and 51. Multiplexer 51 providing the current value of the request to quit polling the outputs of register 16
элемента ИЛИ 23 через мультиплексори выхода элемента И-НЕ 17 в иной по26 в триггер 29, четырех операций об-следовательности, чем мультиплексорthe element OR 23 through the multiplexer of the output element AND-NOT 17 in another direction 26 to the trigger 29, four operations of the sequence than the multiplexer
ращени к блоку 30 пам ти, трех one-18, т.е. начина с третьего выходаrascheni to block 30 of memory, three one-18, i.e. starting from the third exit
раций записи значени запроса за трирегистра 16 сдвига, далее опрашивапредыдущих периода проверки в регистретс выход элемента И-НЕ 17 и остав32 сдвига, двух операций записи зна-шиес выходы регистра 16 сдвига.Данчени запроса за два предьщущих пери гные с выходов мультиплексоров 18 и 51There are two ways to write the values of the request for tri-register 16 shift, then to poll the previous checkout period for the output of the AND-NOT element 17 and the remaining 32 shift, for two write operations, the shift register 16 outputs. Request data for the two previous periods from the multiplexers 18 and 51
ода проверки в регистр 46 сдвига,подаютс на входы элемента И 52, чтоThe check codes in the shift register 46 are fed to the inputs of the AND 52 element, which
операции сравнени сигналов запросаобеспечивает пропуск двух стробовSignal Comparison operations request two gates to be omitted.
20 t f20 t f
за четыре периода проверки с помощьюзаписи за такт на вход регистра чо мажоритарных элементов 33 и 47 и эле-сдвига; в результате этого опера- мента сложени по модулю два 36, onerЦии записи значени запроса за пре- . рации записи общего сигнала прерьша-дьщущие периоды проверки с выхода ни с выхода мультиплексора 49, BTpnr-jg блока 30 пам ти в регистр 46 выпол- геры 38 и 39.н ютс во врем двух из трех опера- Строб записи информации в триггерции считывани информации из первого 29 формируетс элементом И 28 по сов-блока 30 пам ти.for the four verification periods with the help of the recording for the clock at the input of the register of the major elements 33 and 47 and the ele-shift; as a result of this modulo-two addition operation 36, onerTs of recording the value of the query for Recording the common signal of the preamplifying test periods from the output from the output of the multiplexer 49, BTpnr-jg of the memory block 30 to the register 46, headers 38 and 39. are connected during two of the three operations - Strobe information recording in the trigger of information reading from the first 29 is formed by the element And 28 on the cos-block 30 of the memory.
падению двух инверсных значений сиг-После четьфех операций обращени нала младших разр дов счетчика 13 блоку 30 пам ти выполнена операци строба, присутствующего на первомзаписи значени сигнала запроса в выходе генератора 12 импульсов. С вы-этот блок, что обеспечивает исполь- хода второго элемента И 28 строб пос-зование значени запроса в следую- тупает на тактовый вход триггера 29.щие периоды проверки; в регистре 32 При этом триггер 29 фиксирует значе-имеетс трехразр дное слово, содер- ние запроса, поступившее на его ин-35 жащее значение запроса за три преды- формационный вход с выхода мульти-дущих периода проверки, а в регист- плексора 26, на весь такт поиска.ре 46 сдвига - двухразр дное слово, Это обеспечивает возможность асин-содержащее значени запроса за два хронной работы источников запросовпредьщущих периода проверки; прерьшаний и устройства.Дл обеспечени вьщелени фронта Информаци с выхода триггера 29или среза сигнала на фоне одиночных поступаетна информационньй вход бло-или групповых помех используютс мака 30 пам ти и вход мажоритарногожоритарные элементы 33 и 37. На пер- элемента 47. Эта информаци записы-вьй вход второго мажоритарного эле- ваетс в блок 30 пам ти тогда, когда мента 47 поступает информаци выхода с выхода мультиплексора 18 поступаеттриггера 29, на два других входа ма- признак записи в блок 30 пам ти.жоритарного элемента 47 поступает ин- После записи значени запроса вформаци с выхода регистра 46 сдвига. триггер 29 выполн ютс четыре one-Информаци с трех разр дов регистра рации обращени к блоку 30 пам ти, 32 сдвига поступает на три входа ма- кажда из которых сопровождаетс при-жоритарного элемента 33. Информаци знаком записи или считьшани , посту-с выходов мажоритарных элементов 33 пающим из мультиплексора 18. Этоти 47 сравниваетс первым элементом признак поступает также на второй36 сложени по модулю два, который вход элемента И 31, при этом запре-55 формирует на выходе сигнал 1 при щаетс запись информации в регистрнесовпадении сигналов на входах и 32 сдвига во врем операции записИ;сигнал О при совпадении. Сигнал в блок 30 пам ти. Т.о., операции зна-на выходе элемента 36 сложени по модулю два свидетельствует о наличии фронта или среза сигнала на опрашиваемом запросном входе и необходимости формировани общего запроса прерывани .the fall of two inverse sig-values. After a couple of operations of inverting the lower bits of the counter 13 to the memory unit 30, a strobe operation is performed on the first record of the request signal in the output of the generator 12 pulses. Since you are this block, which ensures the use of the second element AND 28 strobe, the request value is sent to the next clock input of the trigger 29. the next test periods; In register 32, the trigger 29 fixes the value — there is a three-bit word, the content of the request, sent to its instantaneous value of the request for the three preliminary input from the output of the multi-leading test period, and to the register-plexer 26, for the whole search cycle. The shift shift is a two-bit word. This provides the possibility of asin-containing query values for two time-consuming sources of queries that precede verification periods; taps and devices. To provide front output Information from the trigger output 29 or cut the signal against the background of single input information block or group interference is used poppy memory 30 and the input majoritarian elements 33 and 37. On the first element 47. This information is recorded the input of the second major is sent to the memory block 30 when ment 47 receives the output information from the output of the multiplexer 18 receives the trigger 29, the two other inputs write to the memory block 30. After recording the value of the request for information from the output of shift register 46. trigger 29, there are four one-informations from three bits of the register of access to memory block 30, 32 shifts go to three inputs each of which is accompanied by a primitive element 33. Information is written or shared with a sign from the outputs of the majority elements 33 by the multiplexer 18. This and 47 is compared by the first element, the attribute also arrives at the second modulo-36 addition, which is input of the AND element 31, while the ban 55 generates a signal 1 at the output and writes information in the register ah and 32 shear during the write operation; On the coincidence signal. The signal is in memory block 30. Thus, the modulo-two operation of the output of the addition element 36 indicates the presence of a front or a slice of a signal at the polled request input and the need to form a general interrupt request.
Блок 34 пам ти - это посто нное запоминающее устройство с организацией 1 разр д X Р слов. Этот блок содержит признаки разрешени форьш- ровани общего запроса прерывани по фронту или срезу сигнала запроса,т.е вьшолн етс наложение маски. Работа блока 34 пам ти может быть запрещена сигналом на входе 8. Дл этого на входе 8 устанавливаетс сигнал 1, что вызьшает по вление единичного сигнала на выходе блока 34 пам ти и разрешение формировани общего запроса прерьгоани . Если на входе 8 установлен сигнал О, то формируетс внутренн маска прерьшани .The memory unit 34 is a permanent storage device with the organization of 1 bit X P words. This block contains the signs of permitting the forcing of a general interrupt request on the front or slice of the request signal, i.e., the mask is applied. The operation of memory 34 can be disabled by a signal at input 8. To do this, a signal 1 is set at input 8, which causes the appearance of a single signal at the output of memory 34 and the resolution of generating a common interrogation request. If the O signal is set at input 8, an internal masking mask is generated.
Адрес обращени к слову блока 34 пам ти образуетс сли нием старших разр дов счетчика 13 и информации на выходе мажоритарного элемента 47. В блоке 34 в слове, соответствующем данной зоне пам ти блока 30 и значению запроса, поступившему из мажоритарного элемента 47, хранитс информаци Разрешено (1) если разрешено формирование общего запроса прерьшани , и Запрет (О) в противном случае.The address of accessing the word of the memory block 34 is formed by the merging of the higher bits of the counter 13 and the information at the output of the majority element 47. In the block 34, the word corresponding to this memory zone of the block 30 and the request value received from the majority element 47 are stored (1) if the formation of a general request is allowed, and a Ban (O) otherwise.
Элемент И 35 формирует значение сигнала прерывани , которое через мультиплексор 49 поступает на информационные входы триггеров 38 и 39. Строб записи информации в триггеры 38 и 39 формируетс элементом И 14 и дев тым элементом И 48. Элемент И 14 формирует на своем выходе строб по совпадению единичных сигналов на младших разр дах счетчика 13 и строба , присутствующего на четвертом выходе генератора 12 импульсов, при условии, если установлен триггер 41, т.е. на его выходе сигнал 1. Элемент И 48 формирует строб на выходе, если на входе 8 установлен единичньй сигнал. Триггер 38 устана.вливаетс по срезу сигнала на выходе дев того элемента И 48. Триггер 39 устанавливаетс по фронту сигнала на выходе элемента И 48. Триггер 39 устанавливаетс по фронту сигнала на выходе элемента И 48. Срабатывание триггеров 38 и 39 от разных фронтов строба обеспечивает совмещение по влени Element 35 generates the value of the interrupt signal, which through multiplexer 49 enters the information inputs of the flip-flops 38 and 39. The strobe of recording information in triggers 38 and 39 is formed by the element 14 and the ninth element 48. The element 14 forms at its output a strobe by coincidence single signals at the lower bits of the counter 13 and the gate present at the fourth output of the generator 12 pulses, provided that the trigger 41 is set, i.e. its output signal is 1. Element And 48 forms a strobe at the output if a single signal is installed at input 8. Trigger 38 is set up by slice the signal at the output of the ninth And 48 element. Trigger 39 is set at the front of the signal at the output of the And 48 element. Trigger 39 is set at the front of the signal at the output of the And 48 element. Triggers 38 and 39 from different fronts of the strobe provide combination of appearance
00
5five
00
общего запроса прерывани с поиском следующего запросного входа, дл которого будет сформирован общий запрос прерьшани . При установке триггера 38 разрешаетс установка триггера 39, так как сигнал с пр мого выхода триггера 38 поступает на вход сброса триггера 39 и, так как этот сигнал 1, разрешаетс его установка . Ранее триггер 38 был сброшен и в силу приоритета входа сброса была запрещена установка триггера 39 сигналом О на входе Сброс триггера 39.a general interrupt request with a search for the next request input for which a general terminating request will be generated. When installing the trigger 38, the installation of the trigger 39 is enabled, since the signal from the direct output of the trigger 38 is fed to the reset input of the trigger 39 and, since this signal 1, its installation is permitted. Previously, the trigger 38 was reset and, due to the priority of the reset input, the installation of the trigger 39 by the signal O at the input Reset trigger 39 was prohibited.
При установке триггера 38 на его выходе формируетс общий запрос прерьшани , поступающий на выход 58 устройства , а по фронту этого сигнала в регистр 50 выполн етс запись кода запросного входа и значение сигнала запроса на этом входе, вьщеленное на фоне помех. Сигналы с выхода регистра 50 поступают на выходы 59 уст- 5 ройства, при этом на врем обращени к программе обработки запроса прерывани фиксируетс код запросного входа , содержащего запрос прерьшани .When a flip-flop 38 is installed, a common interruption request is generated at its output, arriving at the device output 58, and on the front of this signal, register 50 records the request input code and the value of the request signal at this input against the background noise. Signals from the output of register 50 arrive at the outputs 59 of the device, while the code of the request input containing the request of the alarm is recorded for the time of the interrupt request processing program.
Если установлен триггер 38, а на выходе мультиплексора 49 имеетс еди- ничньм сигнал во врем строба на выходе элемента И 48, то устанавливаетс триггер 39 и запрещает прохождение импульсов тактовой частоты через элемент И 11. Этим фиксируетс код следующего запросного входа, содержащего запрос прерывани , дл его последующей записи в параллельный регистр 42 после обработки пред ддущего общего запроса прерывани от другого запросного входа.If a flip-flop 38 is installed, and a single signal is output at the output of multiplexer 49 during the strobe at the output of AND 48, the flip-flop 39 is set and prohibits the passage of clock pulses through AND 11. This fixes the code of the next request input containing the interrupt request for subsequent writing to parallel register 42 after processing the previous general interrupt request from another request input.
Дл сброса (обнулени ) общего заподаетс сигнал 1 де 1To reset (zero out) the total, the signal 1 de 1 is applied
гер 40, выходной сигнал U на инверсном выходе которого, пройд через элемент И 14, вьшолн ет сброс триггера 38 и регистра 50, а также запрещает прохождение импульсов тактовой частоты через элемент И t1, что обеспечивает отсутствие потерь следующих запросов прерьтанш на запросных входах устройства при зат гивании сигнала Сброс на входе 2 5 сброса запроса прерывани .Ger 40, the output signal U at the inverse output of which passes through the element 14, completes reset of the trigger 38 and register 50, and also prohibits the passage of pulses of the clock frequency through the element t1, which ensures that the following requests are not lost at the request inputs of the device signal delay Reset at input 2 5 reset interrupt request.
При включении питани узлы устрой- ства наход тс в неопределенном состо нии . Поэтому на вход 3 поступаетWhen power is turned on, device nodes are in an undefined state. Therefore, the input 3 comes
00
5five
00
5five
проса прерьшани на вход 2millet grill on entry 2
, по срезу импульса на вхо- устройства устанавливаетс триг-, the pulse is set at the input of the pulse
ОABOUT
00
сигнал О, который сбрасывает двоичные счетчики 13 и 24, триггеры 38- 41 и 45, регистры 50 и 42. При сбросе триггера 41 на четыре периода поиска блокируетс формирование стробов на выходе элемента И 15 Иj следовательно , блокируетс формирование общего запроса прерывани . При этом обеспечиваетс надежна запись данных в блок 30 пам ти, а также повыу шаетс прои:зводительность устройства за счет более точной прив зки начала формировани общего запроса прерывани к моменту завершени заполнени блока 30 пам ти и завершению переходного процесса на запросных входах 5-7 устройства.signal O, which resets binary counters 13 and 24, triggers 38-41 and 45, registers 50 and 42. When resetting trigger 41 to four search periods, the formation of gates at the output of the AND 15 Ij is blocked, therefore, the formation of a common interrupt request is blocked. At the same time, data is reliably recorded in memory block 30, as well as device performance increases due to a more accurate linking of the beginning of the formation of a general interrupt request to the time of completion of memory block 30 and completion of the transition process at device request inputs 5-7. .
Дл сокращени периода поиска и, следовательно, повьшгени производительности устройства, используетс установка уровн опрашиваемых запросных входов. При этом исключаютс затраты времени на опрос запросных: входов, коды которых превьш1ают уста- новленньш уровень. Дл этого используютс регистр 42, схема 43, элемент И 44 и триггер 45.To reduce the search period and, consequently, improve the performance of the device, setting the level of polled query inputs is used. At the same time, the time spent on polling the interrogation is excluded: the inputs whose codes exceed the established level. For this, register 42, circuit 43, AND 44 and trigger 45 are used.
После подачи сигнала начального сброса на вход 3 сброса триггер 41 сброшен и сброшен регистр 42. После установки триггера 41 разрешаетс запись данных, присутствуюш 1х на входе 4, в регистр 42. Данные вл ютс двоичным кодом последнего опрашиваемого запросного входа группы запросных входов 5-7. Данные занос тс в регистр 42 по фронту сигнала на первом вьосоде генератора 12 импульсов . Смену данных рекомендуетс производить при наличии сигнала низкого уровн на выходе 53, так как это гарантирует-отсутствие ложных общих запросов прерываний Код уровн опрашиваемых запросных входов снимаетс с выходов регистра 42 и поступает на вторую группу входов схемы 43 сравнени , на первую группу входо которой поступают сигналы старших разр дов счетчика 13. При совпадении кодов сигналов на первой и второй группах входов схема 43 формирует сигнал 1, при не совпадении - сигнал О. При наличии сигналов 1 на выходах младших разр дов счетчика 13, первом выходе генератора 12 импульсов и схемы 43 разрешаетс установка в единичное состо ние триггера 45-, так как на его вход сброса и ин0After the initial reset signal has been sent to reset input 3, trigger 41 is reset and register 42 is reset. After trigger setup 41, data is written that is present 1x at input 4 to register 42. Data is the binary code of the last polled request input of the group of request inputs 5-7 . The data is recorded in register 42 on the signal front at the first speed of the generator 12 pulses. Data change is recommended when there is a low-level signal at output 53, since this guarantees the absence of false general interrupt requests. The code of the polled request inputs is removed from the outputs of register 42 and fed to the second group of inputs of the comparison circuit 43, the first group of which receives signals older bits of the counter 13. If the signal codes on the first and second groups of inputs coincide, the circuit 43 generates a signal 1, if it does not, the signal O. If there are signals 1 at the outputs of the lower bits of the counter 13, the first output of the pulse generator 12 and the circuit 43 is allowed to set in one state the trigger 45-, since at its reset input and in0
5five
формационный вход поступает сигнал 1. Триггер 45 устанавливаетс в единичное состо ние по срезу сигнала на втором выходе генератора 12 импульсов , при этом будет сброшен счетчик 13 и выполнена запись данных в регистр 16 сдвига. Триггер 45 уста-, навливаетс в нулевое состо ние по срезу сигнала на первом выходе генератора 12 импульсов.the formational input signal is received 1. The trigger 45 is set to one state by cutting the signal at the second output of the generator 12 pulses, in this case the counter 13 will be reset and the data will be written to the shift register 16. The trigger 45 is set, driven to the zero state by a cut of the signal at the first output of the generator 12 pulses.
В р де задач построени систем прерываний дополнительно к внутренней маске прерывани , формируемой g блоком 34 пам ти, требуетс формировать внешнюю маску прерывани , запреща формирование общего запроса пре- рьшани дл определенных запросных входов, групп запросных входов или всех запросных входов устройства. Дл этого используетс вход 9 прерывани , адресные выходы 56 и 55 устройства и выход 57 устройства. Сигнал запрета подаетс на вход 9 прерывани в соответствии с адресом зоны блока 30 пам ти, где хран тс значени .сигналов запросного входа и значени сигнала на этом запросном входе аналогично формировании маски блокомIn a number of tasks of building interrupt systems, in addition to the internal interrupt mask formed by g memory 34, it is required to form an external interrupt mask prohibiting the formation of a common interrupt request for certain request inputs, groups of request inputs or all request inputs of a device. For this, interrupt input 9, device address outputs 56 and 55, and device output 57 are used. The prohibition signal is applied to the interrupt input 9 in accordance with the zone address of the memory block 30, where the signal values of the request input and the value of the signal on this request input are stored in the same way as the mask is formed by the block
34пам ти.34pam tee
При работе в режиме самоконтрол устройство функционирует следующим образом. На вход 10 режима ус тройст- ва подаетс 1, котора задает режим самоконтрол , переключает мультиплек- соры 26 и 46 на коммутацию эталонной информации, .When operating in self-monitoring mode, the device operates as follows. To the input 10 of the mode, the unit triggers 1, which sets the self-control mode, switches the multiplexers 26 and 46 to switch the reference information,.
В этом режиме мультиплексор 26 запрещает прохождение сигнала с выхода элемента ИЛИ 23 на вход триггера 29 и разрешает передачу эталонного сигнала с первого выхода счетчика 24 на вход триггера 29.In this mode, the multiplexer 26 prohibits the passage of the signal from the output of the element OR 23 to the input of the trigger 29 and allows the transfer of the reference signal from the first output of the counter 24 to the input of the trigger 29.
Теперь устройство формирует сигнал прерьшани на выходе элемента ИNow the device generates a signal of failure at the output of the element AND
35в соответствии с эталонным, периодически мен ющим пол рность, сигналом на первом выходе счетчика 24, которьй служит имитатором входных сигналов35 in accordance with the reference, periodically changing polarity, signal at the first output of counter 24, which serves as a simulator of input signals
на запросных входах устройства. 0on the request inputs of the device. 0
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874232094A SU1432522A1 (en) | 1987-04-20 | 1987-04-20 | Device for shaping an interrupt signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874232094A SU1432522A1 (en) | 1987-04-20 | 1987-04-20 | Device for shaping an interrupt signal |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1432522A1 true SU1432522A1 (en) | 1988-10-23 |
Family
ID=21299181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874232094A SU1432522A1 (en) | 1987-04-20 | 1987-04-20 | Device for shaping an interrupt signal |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1432522A1 (en) |
-
1987
- 1987-04-20 SU SU874232094A patent/SU1432522A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1112365, кл. G 06 Р 9/46, . Авторское свидетельство СССР № 1241242, кл. G 06 Р 9/46, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1432522A1 (en) | Device for shaping an interrupt signal | |
US4802089A (en) | Status flag handling in a digital data processing system | |
SU1290327A1 (en) | Device for generating interruption signal | |
SU1112365A1 (en) | Device for forming interruption signal | |
SU1425692A2 (en) | Two-channel device for interfacing two electronic computers | |
SU1437920A1 (en) | Associative storage | |
SU1249521A1 (en) | Device for checking order of running program modules | |
SU1264174A1 (en) | Device for servicing interrogations | |
SU1488815A1 (en) | Data source/receiver interface | |
SU1072045A1 (en) | Device for program interruption | |
SU1656536A1 (en) | Device to check microprocessor control signals | |
RU1803919C (en) | Device for processing messages | |
SU1272357A1 (en) | Buffer storage | |
SU1269133A1 (en) | Device for generating interruption and exchange signal | |
RU2006920C1 (en) | Device for priority interrupts | |
SU1177856A1 (en) | Storage | |
SU1302266A1 (en) | Sequential input device | |
SU1513463A2 (en) | Device for interfacing computer with communication channels | |
RU1812628C (en) | Device for detection of group synchronization codes | |
JP2988139B2 (en) | Interrupt control device | |
SU1305771A1 (en) | Buffer memory driver | |
SU1596333A1 (en) | Device for detecting errors in data transfer | |
SU1647581A2 (en) | Dual-channel device for interfacing two computers | |
SU1571588A1 (en) | Device for servicing inquiries | |
SU813504A1 (en) | Device for retrieval of addresses from storage units |