SU1425757A1 - Устройство дл приемопередачи информации с контролем ошибок - Google Patents
Устройство дл приемопередачи информации с контролем ошибок Download PDFInfo
- Publication number
- SU1425757A1 SU1425757A1 SU874216535A SU4216535A SU1425757A1 SU 1425757 A1 SU1425757 A1 SU 1425757A1 SU 874216535 A SU874216535 A SU 874216535A SU 4216535 A SU4216535 A SU 4216535A SU 1425757 A1 SU1425757 A1 SU 1425757A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- unit
- output
- block
- inputs
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение относитс к вычисли- тельной технике и может быть исполь зовано в .устройствах приема, передачи и обработки информации. Цель изобретени - повышение информативности и функциональной надежности. Устройство позвол ет подключать несколько устройств к одной линии коллективного : пользовани , при этом устройства различаютс адресом, заложенным в -СЗа- головок за счет того, что реализует с решающа обратна св зь, по результатам контрол прин того сообщени формируетс признак, указанный в Слове состо ни , -при обнаружении ошибок в - Заголовке устройство не формирует на выход Слово состо ни , поэтому исключаетс возможность выхода из стро магистральных усилителей . 2 з,п, ф-лы, 4 ил. S
Description
4 Ю
СП
ел
ч|
1} 42575
Изобретение относитс к вычислительной технике и может быть использовано в аппаратуре передачи, приема и обработки информации.
Цель изобретени -- повышение инфор - мативности И функциональной надежности устройства.
На фиг.1 изображена структурна схема устройства дл приемопередачи Q информации с контролем ошибок; на фиг,2 - 4 - функциональна схема устройства .
Устройство дл приемопередачи ин- формации с контролем ошибок содержит 15 блок приемопередачи данных, блок 2 вычислени контрольной суммы, блок 3 поразр дного сравнени , блок 4 поразнивает накопленную сумму и значение поступающего дев того бита. Результат сравнени регистрируетс блоком 7, а ошибки, обнаруженные в Заголовке), регистрируютс в блоке 5.
Блок 2 осуществл ет накопление суммы по модулю два одноименных разр дов байт пакета. В результате к моменту поступлени из канала байта контрольной суммы, который представл ет собой сумму по модулю два одноименных битов каждого байта, в блоке 2 накоплен местный байт контрольной суммы. При дальнейшем суммировании в блоке 2 одноименных битов поступившей контрольной суммы и местного байта контрольной суммы, в случае отсутстви
р дного суммировани , блок 5 анализа,ошибок в канале, этот результат во командный блок 6, блок 7 формировани 20-всех разр дах должен быть равен нулю, сигнала ошибки, блок 8 магистральныхРезультат контрол сравниваетс с усилителей, селектор 9, первые выходынулем в бло ке 3 и поступает в блок 7, 10 командного блока, первый вход 11Если в принимаемом пакете в СЗнголов устройства, выход 12 устройства, вто-кеУ указан адрес предлагаемого устрой- рой вход 13 устройства, вторые выходы 25ства, что определ етс в блоке 5,
14 командного блока. Блок 5 анализа содержит регистр 15 сдвига, дешифратор 16, группу элементов И 17 - 19, триггер 20, регистр 21 сдвига.
Устройство работает следующим образом .
В режиме приема пакета информации на вход 1 поступает в последовательном виде N байтов полезной информа-
Iции, пакет завершает байт контрольной « через селектор 9 поступает на выход
суммы. При этом пакет, адресованный устройству, может иметь формат: Заголовок) :( Данные Каждый байт пакета и байт контрольной суммы завершает контрольный 40 дев тый бит дополнени на четность, на управл ющий вход 13 устройства поступает сигнал сопровождени , указывающий на Наличие в канале пакета инфорустройства 1Слово состо ни , в котором указьшаетс , что информаци прин та с ошибками или без ошибок в зависимости от сигнала, поступившего из блока 7.
Одновременно в блоке 4 формируетс дев тый бит контрол на четность каждого байта Слова состо ни ) и в блоке 2 накапливаетс сумма одноименных
Сигнал сопровождени иницииру- 45 битов каждого байта Слова состо ни ).
50
мации.
ВТ развертку программы командного блока 6. Последний подает управл ющие сигналы на другие блоки устройства. По сигналам блока 6 Оаголовок - заноситс через регистр 15 сдвига в дешифратор 16, а Данные записьшаютс в блок 1, одновременно пакет поступает на входы блоков 2 и 4. По управл ющим сигналам блока 6 блок 4 осуществл ет суммирование по модулю два с первого ,, по восьмой разр ды каждого байта пакета . Во врем поступлени дев того контрольного бита каждого байта пакета, поступающего на вход 11, блок 4 сравЕсли при приеме пакета информации в 3аголовке блок 5 обнаруживает признак Передать данные, то вслед за Словом состо ни под управлением блока 6 из блока 1 в последовательной форме транслируетс пакет через селектор 9 на выход устройства. Одновременно информаци поступает на поразр дное суммирование в блок 4. Из блока 1 через селектор 9 на выход устройства поступают биты каждого байта, а из блока 2 через селектор 9 на выход устройства поступает результат суммировани , т.е. дев тый ,
и отсутствуют ошибки, блок 7 по сигналам управлени блока 6 разрешает по . требителю перезапись в параллельной
форме Данных пакета из блока 1. 30 Тем самым режим пакета информации из канала завершаетс . Дл уведомлени источника информации о том, что она прин та с ошибками или без ошибок, с регистра 21 под управлением блока 6
устройства 1Слово состо ни , в котором указьшаетс , что информаци прин та с ошибками или без ошибок в зависимости от сигнала, поступившего из блока 7.
Одновременно в блоке 4 формируетс дев тый бит контрол на четность каждого байта Слова состо ни ) и в блоке 2 накапливаетс сумма одноименных
битов каждого байта Слова состо ни ).
Если при приеме пакета информации в 3аголовке блок 5 обнаруживает признак Передать данные, то вслед за Словом состо ни под управлением блока 6 из блока 1 в последовательной форме транслируетс пакет через селектор 9 на выход устройства. Одновременно информаци поступает на поразр дное суммирование в блок 4. Из блока 1 через селектор 9 на выход устройства поступают биты каждого байта, а из блока 2 через селектор 9 на выход устройства поступает результат суммировани , т.е. дев тый ,
контрольный бит. Одновременно с вьто- дом пакета блок 2 осуществл ет накопление суммы одноименных битов каткдого байта пакета. По окончании вывода Данных с выхода блока 2 через селектор 9 на выход устройства поступает байт контрольной суммы. Блок 4 завершает байт контрольной суммы дев тым, контрольным битом, с элемен- тов И 17-19 сигнал поступает на элемент пам ти блока 6, после чего ледний анулирует режим передачи и устройство устанавливаетс в исходное состо ние.
Если при приеме информации с входа 11 блок 4 обнаруживает ошибку в 3а головке, с триггера 20 поступает сигнал , запрещающий передачу информации
чены к вторым входам блока npHt Monepe- дачи данных и блока поразр дного српр- нени , к третьему входу блока формиро- вани сигнала ошибки, к четвертому входу блока вычислени контрольной суммы, к п тьсм входам блока поразр дного суммировани и селектора, отличающеес тем, что, с целью повыше1да: информативности и фун- кпиональной надежности устройства,в него введены блок магистральных усилителе и блок анализа, выход:селектора подключен к первому входу блока магистральных усилителей, второй вход которого соединен с первым выходом блока анализа, второй выход которого соединен с четвертыми входами селектора и блока поразр дного суммирова-
через блок 8 на выход 12, т.е. поддер-20 и и третьим входом блока вычисле- живает на выходе 12 высокоимпеданс- „и контрольной суммы, третий выход
ное состо ние. Выделение сигнала ошибки в 3аголовке и обеспечение запрета вьздачи Слова состо ни ) с выхода устройства 12 в линию коллек- тивного пользовани позвол ет избежать выхода из стро магистральных усилителей устройства.
На функциональной cxefie устройства источник сигнала.синхронизации, а также цепь синхронизации условно не
показаны.
Claims (1)
1. Устройство дл приемопередачи информации с контролем ошибок, содержащее блок приемопередачи.данных, вход которого объединен с первыми входами блока вьгчислени контрольной суммы и блока поразр дного суммировани и вл етс первым входом устрой- ства, группы входов и выходов блока приемопередачи, данных, вл ютс соот- ветственно группами входов и выходов устройства, выход блока приемопереда чи данных подключен к первому входу селектора и вторььм входам блока вьгчислени контрольной суммы и блока поразр дного суммировани , выход последнего соединен с вторым входом се- лектора, выход блока вьгчислени контрольной суммы подключен к третьему входу селектора,, к третьему входу блока поразр дного суммировани и входу блока поразр дного сравнени , ВЬР- ход которого соединен с первым входом блока формировани сигнала ошибки, командный блок, первый вход которого вл етс вторым входом устройства, первые выходы командного блока подклю
25
30
блока анализа подключен к второму входу командного блока, выход блока формировани сигнала ошибки подключен к первому входу блока анзотиза, второй вход которого соединен с выходом блока поразр дного суммировани , кото-у подключен к второму входу блока формировани ошибки, третий вход блока анализа вл етс первым входом устройства, вторые выходы командного блока соединены с четвертым входом блока анализа и третьим вкодом блока магистральных усилителей,
2, Устройство по п.1, о 1 л и - ч а ю ш е е с тем, что блок анал;-г за содержит регистры сдвига,, дешифратор , элементы И, триггер, группа выходов первого регистра соединена с соответствующими входами дешифратора, выходы которого подключены к первым входам первого и второго элементоваК, первый вход третьего элемента И соеди- иен с выходом первого регистра сдвига j5 выход второго элемента И подключен к 8 зходу триггера, выход которого в л етс первым выходом блока, выходы первого и третьего элементов И вл ютс вторым выходом блока, вы.ход второго регистра сдвига вл етс третьим выходом блока информационные входы первого регистра сдвига вл ют Г с соответстве.н.ко третьи -: и первым входами блока, инверсный вход второго элемента И вл етс вторым входом блока, управл ющие входы регистров сдвига5 вторые вхо,цы элементов И и R-вход триггера объединены и вл ютс четвертым входом блока.
35
40
50
55
чены к вторым входам блока npHt Monepe- дачи данных и блока поразр дного српр- нени , к третьему входу блока формиро- вани сигнала ошибки, к четвертому входу блока вычислени контрольной суммы, к п тьсм входам блока поразр дного суммировани и селектора, отличающеес тем, что, с целью повыше1да: информативности и фун- кпиональной надежности устройства,в него введены блок магистральных усилителе и блок анализа, выход:селектора подключен к первому входу блока магистральных усилителей, второй вход которого соединен с первым выходом блока анализа, второй выход которого соединен с четвертыми входами селектора и блока поразр дного суммирова-
и и третьим входом блока вычисле- „и контрольной суммы, третий выход
5
0
блока анализа подключен к второму входу командного блока, выход блока формировани сигнала ошибки подключен к первому входу блока анзотиза, второй вход которого соединен с выходом блока поразр дного суммировани , кото-у подключен к второму входу блока формировани ошибки, третий вход блока анализа вл етс первым входом устройства, вторые выходы командного блока соединены с четвертым входом блока анализа и третьим вкодом блока магистральных усилителей,
2, Устройство по п.1, о 1 л и - ч а ю ш е е с тем, что блок анал;-г за содержит регистры сдвига,, дешифратор , элементы И, триггер, группа выходов первого регистра соединена с соответствующими входами дешифратора, выходы которого подключены к первым входам первого и второго элементоваК, первый вход третьего элемента И соеди- иен с выходом первого регистра сдвига j5 выход второго элемента И подключен к 8 зходу триггера, выход которого в л етс первым выходом блока, выходы первого и третьего элементов И вл ютс вторым выходом блока, вы.ход второго регистра сдвига вл етс третьим выходом блока информационные входы первого регистра сдвига вл ют Г с соответстве.н.ко третьи -: и первым входами блока, инверсный вход второго элемента И вл етс вторым входом блока, управл ющие входы регистров сдвига5 вторые вхо,цы элементов И и R-вход триггера объединены и вл ютс четвертым входом блока.
5
0
0
5
t ttt
фиг /
(рог.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874216535A SU1425757A1 (ru) | 1987-03-26 | 1987-03-26 | Устройство дл приемопередачи информации с контролем ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874216535A SU1425757A1 (ru) | 1987-03-26 | 1987-03-26 | Устройство дл приемопередачи информации с контролем ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1425757A1 true SU1425757A1 (ru) | 1988-09-23 |
Family
ID=21293325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874216535A SU1425757A1 (ru) | 1987-03-26 | 1987-03-26 | Устройство дл приемопередачи информации с контролем ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1425757A1 (ru) |
-
1987
- 1987-03-26 SU SU874216535A patent/SU1425757A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 6П244, кл. G 08 С 25/00, 1976. Авторское свидетельство СССР № 1277166, кл. G 08 С 2VOO, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4447903A (en) | Forward error correction using coding and redundant transmission | |
JPH0758482B2 (ja) | バスシステム | |
SU1425757A1 (ru) | Устройство дл приемопередачи информации с контролем ошибок | |
US4672603A (en) | Combined analog/digital CCIS data transmitter/receiver circuit | |
JPH03109840A (ja) | 音声パケット通信方式および装置 | |
SU781873A2 (ru) | Устройство дл регистрации и передачи информации | |
RU2019044C1 (ru) | Устройство для передачи и приема дискретной информации с селективным запросом ошибок | |
SU955167A1 (ru) | Устройство дл контрол и передачи информации | |
SU1166126A2 (ru) | Устройство дл сопр жени | |
KR920009124A (ko) | 메시지 지향 뱅크 콘트롤러 인터페이스 | |
JPS5829243A (ja) | 伝送システムの信号監視装置 | |
SU1476478A1 (ru) | Устройство дл подключени абонента к общей магистрали | |
SU1691965A1 (ru) | Устройство дл передачи информации | |
SU1180912A1 (ru) | Устройство дл подключени абонентов к общей магистрали | |
JP2659427B2 (ja) | 多重端局装置の回線試験回路 | |
SU1522269A2 (ru) | Устройство дл контрол систем передачи сигналов | |
SU1372347A1 (ru) | Устройство дл приема и передачи информации | |
JPS63314934A (ja) | デ−タ転送方式 | |
SU718937A1 (ru) | Способ повышени достоверности при передаче телеграфных знаков | |
JP2755410B2 (ja) | 複数電文の送受信方法及び送受信装置 | |
SU1091211A1 (ru) | Устройство дл обнаружени ошибок при передаче кодов | |
JPH05336149A (ja) | Atm通信におけるビット誤り/消失セル検出方式 | |
SU550631A1 (ru) | Устройство дл обмена информацией | |
SU780020A1 (ru) | Устройство дл передачи информации | |
JPS6030232A (ja) | 多重通信装置 |