SU1424016A1 - Random process generator - Google Patents
Random process generator Download PDFInfo
- Publication number
- SU1424016A1 SU1424016A1 SU864163563A SU4163563A SU1424016A1 SU 1424016 A1 SU1424016 A1 SU 1424016A1 SU 864163563 A SU864163563 A SU 864163563A SU 4163563 A SU4163563 A SU 4163563A SU 1424016 A1 SU1424016 A1 SU 1424016A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- random
- generator
- code
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области вычислительной техники и позвол ет расширить область применени генератора путем моделировани цепи Маркова по заданной в вном виде матрице перехода . Цель изобретени - расширение области применени за счет обеспечени возможности задани цепи Маркова, Последовательно соединенные генератор 2 случайного потока импульсов, элемент ЗАПРЕТ 3 и распределитель 4 образуют блокируемый тактовьми импульсами генератора 1 блок задани независимых случайных потоков импульсов с одинаковыми интеисивност ми, С помощью группы 5 преобразователе) код - интенсивность, управл емых двоичными кодами соответствующих блоков пам ти группы 6, формируютс случайные потоки импульсов с интепсивност - ми, пропорциональными элементами текущей строки матрицы перехода. Эти потоки воздействуют на соответствующие входы блока 7 формировани несовместных случайных событий (разр дов ) и моделируют вспомогательный случайный процесс. На выходах блока 7 присутствует полна группа ортогональных двоичных сигналов, используема дл проведени с помощью шифратора 8 и регистра 9 пам ти позиционного двоичного кода случайных испыта П1й по определению очередного состо ни цепи Маркова. Текущее cocTontnie моделируемой цепи Маркова отображаетс кодом регистра 9 пам ти, который вл етс одновременно и кодом адреса дл Bbi:j.oBa соответствующей строки элементов (двоичных кодов) матрицы перехода на выходы блоков пам ти группы . 3 ил. (Л 4The invention relates to the field of computer technology and allows extending the field of application of a generator by simulating a Markov circuit using a transition matrix explicitly defined. The purpose of the invention is the extension of the field of application due to the possibility of setting a Markov circuit. A sequentially connected generator 2 of a random stream of pulses, an element BANGE 3 and a distributor 4 form a block of setting independent random streams of pulses with the same interactivity that are blocked by clock pulses of the generator 1 ) code - intensity, controlled by binary codes of the corresponding memory blocks of group 6, random streams of pulses with intensities are formed, proportional elements of the current row of the transition matrix. These streams act on the corresponding inputs of block 7 for the formation of incompatible random events (bits) and simulate an auxiliary random process. At the outputs of block 7, there is a complete group of orthogonal binary signals used for carrying out with the help of the encoder 8 and the register 9 of the memory of the positional binary code random tests P1y to determine the next state of the Markov chain. The current cocTontnie of the simulated Markov circuit is displayed by a register 9 memory code, which is simultaneously the address code for Bbi: j.oBa of the corresponding row of elements (binary codes) of the transition matrix to the outputs of the group memory blocks. 3 il. (L 4
Description
Изобретение относится к вычислительной технике и может быть использовано при моделировании простых однородных цепей Маркова по заданной матрице перехода.The invention relates to computer technology and can be used to model simple homogeneous Markov chains on a given transition matrix.
Целью изобретения является расширение области применения генератора путем обеспечения возможности задания цепи Маркова.The aim of the invention is to expand the scope of the generator by providing the ability to set the Markov chain.
На фиг. 1 приведена структурная схема генератора; на фиг. 2 - структурная схема распределителя импульсов; на фиг. 3 - структурная схема блока формирования несовместных слу чайных событий.In FIG. 1 shows a structural diagram of a generator; in FIG. 2 is a block diagram of a pulse distributor; in FIG. 3 is a structural diagram of a block for the formation of incompatible random events.
Генератор случайного процесса содержит генератор 1 тактовых импульсов, генератор 2 случайного потока импульсов, элемент ЗАПРЕТ 3, распределитель 4 импульсов, группу 5 преобразователей код - интенсивность случайного потока импульсов, группу 6 блоков памяти, блок 7 формирования несовместных случайных событий, шифратор 8 и регистр 9 памяти.The random process generator contains a clock pulse generator 1, a random pulse stream generator 2, a FORBID 3 element, a 4 pulse distributor, a group of 5 converters, a code — a random pulse stream intensity, a group of 6 memory blocks, an incompatible random event generation block 7, an encoder 8 and a register 9 memory.
Распределитель 4 импульсов (фиг. 2) содержит генератор 10 импульсов, элемент ЗАПРЕТ 11, счетчик 12 и стробированный дешифратор 13.The pulse distributor 4 (Fig. 2) comprises a pulse generator 10, a PROHIBIT element 11, a counter 12, and a gated decoder 13.
Блок 7 формирования несовмёстных случайных событий (фиг. 3) содержит элементы ИЛИ 14 и триггеры 15.Block 7 of the formation of incompatible random events (Fig. 3) contains OR elements 14 and triggers 15.
Генератор работает следующим образом.The generator operates as follows.
Для моделирования цепи Маркова по заданной матрице перехода необходимо в блоки памяти группы 6 записать элементы (вероятности) матрицы в виде двоичных кодов, связанных соотношением Pnj '2'м (где j - номер блока памяти группы 6, η - адрес строки), и задать начальное состояние п0 цепп Маркова путем подачи в тактовый момент внешнего импульса на соответствующий разряд блока 7. Тогда в начальный момент времени на входах задания интенсивностей преобразователей группы 5 будут присутствовать коды, находящиеся в п«-х строках блоков памяти группы 6,To simulate the Markov chain using a given transition matrix, it is necessary to write the matrix elements (probabilities) into the memory blocks of group 6 in the form of binary codes connected by the relation P n j '2' m (where j is the number of the memory block of group 6, η is the address of the line), and set the initial state n 0 of the Markov chain by applying an external pulse to the corresponding bit of block 7 at the clock moment. Then, at the initial moment of time, the inputs of the job of the intensities of the converters of group 5 will contain codes located in the n “-th rows of memory blocks of group 6,
Через открытый (в отсутствие импульсов тактового генератора 1) элемент ЗАПРЕТ 3 случайный поток импульсов генератора 2 поступает на вход распределителя 4, который разделяет его на N независимых один от другого и одинаковых по интенсивности случайных потоков импульсов.Through the open (in the absence of pulses of the clock generator 1) the element BAN 3 random stream of pulses of the generator 2 is fed to the input of the distributor 4, which divides it into N independent from each other and the same in intensity random stream of pulses.
На выходах преобразователей код интенсивность группы 5 формируются случайные потоки импульсов с интенсивностями = . Первый по моменту появления импульса из этой совокупности потоков переводит ’ j*-ft разряд блока 7 в состояние 1 и одновременно устанавливает в 0 все другие разряды. Аналогичные изменения состояний разрядов блока 7 вызывают и все последующие импульсы. В итоге в блоке 7 несовместных случайных событий (разрядов) воспроизводится дискретный марковский процесс, описываемый матрицей безусловного перехода, то есть такой матрицы, в которой элементы одного столбца одинаковы. На выходах блока 7 формируется N ортогональных двоичных сигналов.At the outputs of the code converters, the intensity of group 5, random flows of pulses with intensities = are formed. The first moment of occurrence of an impulse from this set of flows transfers the ’j * -ft discharge of block 7 to state 1 and simultaneously sets all other bits to 0. Similar changes in the states of the discharges of block 7 cause all subsequent pulses. As a result, in block 7 of incompatible random events (bits), a discrete Markov process is reproduced, which is described by the unconditional transition matrix, that is, such a matrix in which the elements of one column are the same. At the outputs of block 7, N orthogonal binary signals are generated.
С использованием полной группы случайных двоичных сигналов проводится случайное испытание, исход которого состоит в появлении с вероятностью Pj импульса тактового генератора 1 в основании импульса j-ro двоичного сигнала, что позволяет код j* записывать в регистр 9 памяти позиционного двоичного кода.Using a complete group of random binary signals, a random test is carried out, the outcome of which consists in the appearance of a clock pulse 1 with probability Pj at the base of the j-ro pulse of the binary signal, which allows the code j * to be written to the position register binary memory register 9.
Допустим, что первый тактовый импульс генератора 1 появился в основании п*-го двоичного сигнала. Тогда с помощью шифратора 8, преобразующехго порядковый номер двоичного сигнала в двоичный позиционный код, новое состояние моделируемой цепи Маркова будет представлено в регистре 9 памяти в двоичном коде, который является одновременно новым адресным кодом для всех блоков памяти группы 6.Assume that the first clock pulse of the generator 1 appeared at the base of the n * -th binary signal. Then, using encoder 8, which converts the xth serial number of the binary signal to a binary positional code, the new state of the modeled Markov circuit will be presented in the memory register 9 in binary code, which is simultaneously the new address code for all memory units of group 6.
С учетом нового состояния на входах задания интенсивностей преобразователей группы 5 будут присутствовать двоичные коды, находящиеся в блоках памяти 6 по адресу п*. Это приведет к смене интенсивностей случайных потоков импульсов на входах блока 7.Taking into account the new state, binary codes located in the memory blocks 6 at the address n * will be present at the inputs of the intensities of the converters of group 5. This will lead to a change in the intensity of the random flow of pulses at the inputs of block 7.
В дальнейшем работа генератора повторяется.Subsequently, the operation of the generator is repeated.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864163563A SU1424016A1 (en) | 1986-12-19 | 1986-12-19 | Random process generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864163563A SU1424016A1 (en) | 1986-12-19 | 1986-12-19 | Random process generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1424016A1 true SU1424016A1 (en) | 1988-09-15 |
Family
ID=21273713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864163563A SU1424016A1 (en) | 1986-12-19 | 1986-12-19 | Random process generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1424016A1 (en) |
-
1986
- 1986-12-19 SU SU864163563A patent/SU1424016A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 290281, кл. С 06 F 7/58, 1969. Авторское свидетельство СССР № 744532, кл. G 06 F 7/58, 1978. Авторское свидетельство СССР № 1234833, кл. С 06 F 7/58, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4369511A (en) | Semiconductor memory test equipment | |
US4047008A (en) | Pseudo-random number sequence generator | |
EP0225642B1 (en) | Memory test pattern generator | |
KR970003252A (en) | Voltage sensing method of nonvolatile semiconductor memory | |
JPH02257494A (en) | Sequentral reading access for series memory having starting address determined by users | |
US4855681A (en) | Timing generator for generating a multiplicty of timing signals having selectable pulse positions | |
KR910009588B1 (en) | Serial access memory circuit having serial addressing circuit | |
SU1424016A1 (en) | Random process generator | |
JPH04311897A (en) | Semiconductor memory | |
US5946256A (en) | Semiconductor memory having data transfer between RAM array and SAM array | |
SU1256163A1 (en) | Generator of pseudorandom binary sequences | |
SU1260962A1 (en) | Device for test checking of time relations | |
AU643512B2 (en) | A sequencer for generating binary output signals | |
RU2047920C1 (en) | Device for programming read-only memory chips | |
SU1532978A1 (en) | Device for checking online memory with test march with binary-growing address step | |
SU1327101A1 (en) | Sequence generator of equidistant random numbers | |
SU1411811A1 (en) | Device for displaying information | |
SU1347165A1 (en) | Process sequence generator | |
SU1543408A1 (en) | Device for shaping tests | |
SU1334139A1 (en) | Device for forming test actions | |
SU1233283A1 (en) | Analog-to-digital converter of integral voltage characteristics | |
SU1226450A1 (en) | Generator of random numbers with gaussian distribution | |
SU1513446A1 (en) | Pseudorandom number generator | |
SU1352627A1 (en) | Multiphase clock generator | |
SU1424020A1 (en) | Test generator |