SU1420605A1 - Аналого-цифрова вычислительна система - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Целью изобретени   вл етс  повьшение быстродействи  решени  векторно-матричных уравнений X АХ + BU с большими значени ми элементов матрицы А и вектора-столбца В. Аналого-цифрова  вычислительна  система содержит шины 1 и 2 передачи мантисс переменных и коэффициентов , шины 3 и 4 передачи пор дков переменных и коэффициентов, шину 5 ввода начальных условий и р д решающих  чеек 6, кажда  из которых содержит две группы цифроуправл емых резисторов 7 и 8, три операционных усилител  9, 13..и 21, весовые резисторы 10, 20 и 22, вычислители -Пи 16 пор дков сумматора и интегратора, устройства 12 и 17 автоматической смены масштабов сумматора и интегратора, усилитель 14 с регулируемым коэффициентом усилени , блок 15 переключени  емкости, цифроуправл емый резистор 18 начальных условий и управл емый источник 19 опорного напр жени . Повышение быстродействи  обеспечиваетс  на основе реализации режима непосредственной корректировки масштабов представлени  переменных в моменты времени выхода переменных за границы поддиапазонов , 2 З.п.ф-лы, 4 ил. (Л

Description

1-| .1

4ib

to

О Oi

о сд

L.

..h

Фиг.1

Изобретение относитс  к автоматике и вычислительной технике, в частности к моделированию физических процессов на аналого-цифровых вычислительных системах.

Цель изобретени  - повышение быстродействи  решени  векторно-матричных уравнений X АХ + BU с большими значени ми элементов матрицы А и векто- ра-столб,ца Во

На фиг о 1 изображена блок-схема аналого-цифровой вычислительной системы (АЦВС); на фиг 2 - блок-схема вычислител  пор дков сумматора (ВПС) и его подключени  к узлам решакнцей  чейки; на фиг. 3 - блок-схема вычислител  пор дков интегратора (ВПИ) и его подключени , к узлам решающей  чейки; на фиг„ 4 - блок-схема бло-

1

ка вьщелени  максимального кода

Аналого-цифрова  вычислительна  система содержит (фиг, 1) шину 1 передачи з.начений мантисс переменных, шину 2 передачи мантисс коэффициентов , шину 3 передачи пор дков переменных , шину 4 передачи пор дков коэффициентов , шину 5 ввода начальных условий (пор дков и мантисс переменных ) и п решак цих  чеек 6,-6, Кажда  решающа   чейка 6{(1 1, ,,., п содержит первую группу 7 цифроуправ- л емых резисторов (ЦУР), вторую группу 8 цифроуправл емых резисторов (ЦУР), первый операционный усилитель 9 с первым весовым резистором 10 в цепи обратной св зи, вычислитель 11 пор дков сумматора, устройство 12 автоматической смены масштабов сумматора (УАСМС), второй операционный усилитель 13, усилитель 14 с регулируемым коэффициентом усилени , блок

15переключени  емкости, вычислитель

16пор дков интегратора, устройство

17автоматической смены масштабов интегратора (УАСМИ), цифроуправл - емьм резистор 18 начальных условий, управл емый источник 19 опорного напр жени , второй весовой резистор 20 и третий операционный усилитель 21

с третьим весовым резистором 22 в цепи обратной св зи. Перва  и втора  группа 7 и 8 содержат по m цифроуправл емых резисторов 23 и 24 (фиг,2) где m - отражает пор док реализуемой системы векторно-матричных уравнений .

Вычислитель пор дков сумматора 11 (фиг, 2) содержит инвертор 25 кода.

20

10

206052

первую группу сумматоров 26, группу блоков 27 вьделени  максимального кода, вторую группу сумматоров 28, группу блоков 29 пам ти и выходной сумматор 30,

Вычислитель 16 пор дков интегратора (фиг, 3) содержит выходной сумматор 31, блок 32 вьделени  максимального кода, два сумматора 33, два блока 34 пам ти и инвертор 35 кода.

Каждый из блоков 27 и 32 вьщеле- ни  максимального кода может быть выполнен (фиг, 4) на двух группах 15 элементов И 36, схеме сравнени  кодов 37 и элементе НЕ 38,

На блок-схемах прин ты следующие обозначени : х j и а,-, - мантиссы переменных и коэффициентов соответственно; j и а у: - пор дки переменных и коэффициентов; Р; - значени  пор д5

0

5

0

5

0

5

ка; X Qj - начальное условие мантиссы переменной.

Работа аналого-цифровой вычислительной системы основана на использовании метода ступенчатого изменени  масштабов

Согласно этому методу при моделировании векторно-матричного уравнени  типа X Ах + ви составл етс  объединенна  матрица, состо ща  из столбцов матрицы А и столбца вектора В, Элементы этой матрицы представл ютс  в нормальной форме, т,е, , где о(- мантисса; Р - пор док; Е - основани  системы очислени , Е 10, Далее объединенна  матрица раздел етс  на матрицу мантисс и матрицу пор дков и производитс  нормализаци  матрицы пор дков - вынесение максимального пор дка из каждой строки, образу , таким образом, матрицу-столбец пор дков производных, В соответствии со значени ми элементов нормализованной матрицы пор дков производитс  изменение значений элементов в матрице мантисс с последующей их выставкой, на аналоговой части системы через интерфейс ..сопр жени  на соответствующих цифроуправл емых резисторах, включенных на входах сумматоров модели Значение элементов матрицы- столбца пор дков производных также . выставл ют через интерфейс сопр жени  на соответствующих цифроуправл емых резисторах интеграторов модели. При выходе какой-либо переменной на границу поддиапазона производ т ступенчатое изменение масштаба, что оз-

начает соответствующее увеличение или уменьшение пор дка на единицу. Ступенчатое изменение масштаба по производной (выход на границу поддиапазона выходной машинной переменйой сумматора) приводит к изменению соответствующего элемента в матрице- столбце пор дков производных и одновременно взаимообратное изменение значений управл емых сопротивлений обратной св зи сумматора и на входе интегратора, соединенного с этим суммы 37 и элемента 38, которые подсоединены к группам элементов И 36. Таким образом, на выходе блока 27 о разуетс  больший из двух сравниваемых кодов. Кодовое значение максимального пор дка поступает на вход всех сумматоров 28, куда соответств но на другие входы поступает кодово значение с выходов сумматоров 26, На сумматорах 28 происходит вычитание значени  максимального пор дка из пор дков коэффициентов (операци  нормализации). С выхода каждого сум

матором. При выходе на границу поддиапазона какой-либо переменной (выход- 15 матора 28 значение нормализованного на  машина переменна  интегратора) пор дка поступает на адресный вход производитс  изменение значени  соответствующего элемента в нормализованной матрице пор дков с последующей „ коррекцией значени  его мантиссы в 20 матрице мантисс и изменением значений соответствующих регистров на входах сумматоров модели. Если значение пор дка в нормализованной матрице пор дков превьшзает нулевр.е значение, то производ т нормализацию строки, в которую входит этот элемент, и соответствующую коррекцию значений элементов в матрице-столбце пор дков

соответствующего блока 29 пам ти, в котором реализована функциональна  зависимость перехода от значени  пор дка в двоичном коде к значению пор дка в дес тичном коде. Это значение пор дка реализуетс  на цифроуп- равл емых резисторах 24 второй группы 8. Одновременно значение максимал

25 ного пор дка через сумматор 30 посту пает на сумматор 33 (положим, что начальных условий нет) и аналогично через блок 34 пам ти реализуетс  на усилителе 14 с регулируемым коэффипроизводных и в матрице мантисс с последующей выставкой этих значений на соответствуюш 1х резисторах модели.

В режиме инициализации (фиг„ 1) на цифроуправп емых резисторах пер30 циентом усилени  в виде соответствующего коэффициента передачи о Так как усилитель 14 с регулируемым коэффициентом усилени  включен в обратную св зь операционного усилител  13 в режиме интегрировани , то общий коэф

вой группы 7 выставл ютс  числовые значени  мантисс коэффициентов векторно- фициент передачи интегратора увели-

матричного уравнени , передаваемые по.шине 2 мантисс коэффициентов . Одновременно по шине 4 пор дков этих коэффициентов передаютс  кодовые зна- чени  пор дков на сумматоры 26 вычислител  11 (кодовые значени  пор дков передаютс  четьрехразр дным кодом - 3 разр да значени  пор дка, один разр д - знак пор дка; 3 разр да значений пор дка полностью включают диапазон реализуемых пор дков устройств). По другим входам сумматоров 26 поступают логические нули. На блоках 27 производитс  попарное сравнение выходных значений сумматоров 26, определ   максимальный пор док. Значени  кодов поступают на схему 37 сравнени  (фиг, 4),на выходе которой образуетс  сигнал логического нул  или единицы в зависимости от того, какой код числа на входе блольше. Соответственно организуетс  разрешающий сигнал непосредственно с выхода схе

420605

мы 37 и элемента 38, которые подсоединены к группам элементов И 36. Таким образом, на выходе блока 27 образуетс  больший из двух сравниваемых кодов. Кодовое значение максимального пор дка поступает на вход всех сумматоров 28, куда соответственно на другие входы поступает кодовое значение с выходов сумматоров 26, На сумматорах 28 происходит вычитание значени  максимального пор дка из пор дков коэффициентов (операци  нормализации). С выхода каждого сум- 15 матора 28 значение нормализованного пор дка поступает на адресный вход 20 матора 28 значение нормализованного пор дка поступает на адресный вход

соответствующего блока 29 пам ти, в котором реализована функциональна  зависимость перехода от значени  пор дка в двоичном коде к значению пор дка в дес тичном коде. Это значение пор дка реализуетс  на цифроуп- равл емых резисторах 24 второй группы 8. Одновременно значение максимального пор дка через сумматор 30 поступает на сумматор 33 (положим, что начальных условий нет) и аналогично через блок 34 пам ти реализуетс  на усилителе 14 с регулируемым коэффициентом усилени  в виде соответствующего коэффициента передачи о Так как . усилитель 14 с регулируемым коэффициентом усилени  включен в обратную св зь операционного усилител  13 в режиме интегрировани , то общий коэффициент передачи интегратора увели-

5

Q

0

5

чиваетс  на величину максимального (определенного в. процессе нормализации ) пор дка. Указанные вьш1е операции происход т во всех решающих  чейкахо

В режиме решени  работа системы происходит следующим образом

Положим, что мантисса переменной X возрастает и достигла верхней границы поддиап зона, устанавливаемого устройством 12, На выходе кода масштаба устройства 12 возникает единичный код, который через инвертор 25 поступает на вход второго слагаемого каждого сумматора 28, что приводит к уменьшению на единицу значени  вькод- ного кода этих сумматоров. В св зи с этим на выходах блоков 29 пам ти значение дес тичного пор дка уменьшаетс  на единицу. Одновременно на выходе сумматора 30 значение кода пор дка увеличиваетс  на единицу, что влечет за собой увеливение пор дка

1

с регулируемым коэффициентом усилени . Таким образом, коэффициент передачи интегратора усилител  13 с блоком 15 переключени  емкости увеличиваетс  на пор док. Аналогично действи  происход т при уменьшении мантиссы переменной х , только в сумматорах 28 прибавл етс  единица, что влечет за собой увеличение пор дка (коэффициента передачи на пор док) на резисторах 24, а у интегратора уменьшение на пор док коэффициента передачи за с чет изменени  на пор док коэффициента усилени  на усилителе 14о

Положим, что, возраста , границы диапазона достигла мантисса х,. Тогда с выхода УАСМИ 17 единичный код через инвертор 35 поступает на сумматор 33 и, вычита сь, уменьшает значение выходного кода сумматора 33 на единицу, что приводит к уменьшению

ющие значени  пор дков на выходах сумматоров 28 поступают на блоки 29 пам ти. В результате этой операции на резисторах 24 реализуютс  новые значени  коэффициентов передач, соответствующие новым значени м пор дков . На усилителе 14 устанавливаетс 

JO новый коэффициент усилени , соответствующий новому пор дку, значение которого передаетс  через сумматор 30, сумматор 33, блок 34 пам ти.

При задании начальных условий ман-15 тисса X ни ,

ков начальных условий. Значение пор дка начальных условий поступает на блок 32 и на сумматор 33. В результа20 те сравнени  максимального пор дка при нормализации пор дков коэффициентов с пор дком начальных условий х, результирующее значение пор дка с выхода блока 32 поступает на сумматоры

01

задаетс  в виде напр же- а пор док XQ;,- по шине 5 пор дна пор док коэффициента передачи уси- 25 33„ где вычитаетс  от значений пор д- лител  14, а следовательно, интегратора . Одновременно единичный код с выхода УАСМИ 17 проходит через(сумматор 31 (поскольку начальные услови  отсутствуют, то по другому входу сумматора 31 поступает логический нуль) и постз пает по шине 3 пор дков переменных на входы соответствующих сумматоров 26 в решаюгщх  чейках. В рассматриваемой решающей  чейке (фиг. 2) значение кода с выхода сумматора 31 Поступает на вход сумматора 26, где складываетс  с пор дком соответственно а При этом могут возникнуть 2 режима. Если пор док на выходе сумматора 26 не превосходит максимальный пор док, установленный в режиме инициализации, то на

ков, поступающих по другим входам. Результирующие значени  пор дков с выходов сумматоров 33 поступают на блоки 34 пам ти, устанавлива  соответ- 30 ствующий коэффициент усилени  на усилителе 14 и соответствунлций коэффициент передачи на резисторе 18 началь- ных условий по входу операционного усилител  21.

ЗЦ

Смена масштабов УАСМИ 17 по мантиссе х происходит следуюш;им образом.

Выходной Импульс производит в блок 15 переключение e кocти интегра- 40 тора в цепи усилител  13 и одновременно подключает соответствующее значение опорного напр жени  на управл емом источнике 19 опорного напр жени , образу , таким образом.

Выходной Импульс производит в блок 15 переключение e кocти интегра- 40 тора в цепи усилител  13 и одновременно подключает соответствующее значение опорного напр жени  на управл емом источнике 19 опорного напр жени , образу , таким образом.

Таким образом, в предлагаемой аналого-цифровой вычислительной сисоответствующем цифроуправп емом резисторе 24 через цепочку сумматор значени  границ поддиапазона измене- блок 29 пам ти устанавливаетс  коэф- ни  мантиссы XT фициент передачи по данному входу усилител  9, увеличенный на пор док Аналогичные операции происход т и в

других решающих  чейках, куда на соот-5о стеме установка масштабов (пор дков ветствующий рход по амне 3 пор дков представлени  переменных и коэффи- переменных поступает х,. Если пор док циентов) в процессе работы происхо- на вькоде сумматора 26 превосходит дит не на каждом этапе обмена с циф-,

ровой вычислительной машиной, а по 55 мере возникающей необходимости (в момент времени выхода переменных на границы поддиапазонов), что обеспечивает повышение быстродействи  решени  векторно-матричных уравнений.

максимальный пор док, то происходит перенормализаци  (значени  пор дков сравниваютс  на блоках 27 и определ етс  новое значение максимального i пор дка, которое вычитаетс  из значений пор дков на выходах сумматоров

ющие значени  пор дков на выходах сумматоров 28 поступают на блоки 29 пам ти. В результате этой операции на резисторах 24 реализуютс  новые значени  коэффициентов передач, соответствующие новым значени м пор дков . На усилителе 14 устанавливаетс 

новый коэффициент усилени , соответствующий новому пор дку, значение которого передаетс  через сумматор 30, сумматор 33, блок 34 пам ти.

При задании начальных условий ман-5 тисса X ни ,

ков начальных условий. Значение пор дка начальных условий поступает на блок 32 и на сумматор 33. В результа0 те сравнени  максимального пор дка при нормализации пор дков коэффициентов с пор дком начальных условий х, результирующее значение пор дка с выхода блока 32 поступает на сумматоры

01

задаетс  в виде напр же- а пор док XQ;,- по шине 5 пор д33„ где вычитаетс  от значений пор д-

ков, поступающих по другим входам. Результирующие значени  пор дков с выходов сумматоров 33 поступают на блоки 34 пам ти, устанавлива  соответ- ствующий коэффициент усилени  на усиителе 14 и соответствунлций коэффициент передачи на резисторе 18 началь- ных условий по входу операционного усилител  21.

Смена масштабов УАСМИ 17 по мантиссе х происходит следуюш;им образом.

Выходной Импульс производит в блок 15 переключение e кocти интегра- тора в цепи усилител  13 и одновременно подключает соответствующее значение опорного напр жени  на управл емом источнике 19 опорного напр жени , образу , таким образом.

значени  границ поддиапазона измене- ни  мантиссы XT

Таким образом, в предлагаемой аналого-цифровой вычислительной сизначени  границ поддиапазона измене- ни  мантиссы XT

7 -1А20605

ормула изобретени 

л  нен пер от . С ц шен X эле ца нит ков инт тор это под ход тич пер к в рем ных чи вых к у рез код му пор кор мас сме инф да мен рат тел уси чал дом дан фор к ш пер вьт ног го с в тел ка каж чен пер

Claims (2)

1. Аналого-цифрова  вычислительна , система, содержаща  шины передачи значений мантисс и пор дков переменных , шины передачи мантисс и пор дков коэффициентов и п (где п - число переменных) решающих  чеек, кажда  из которых содержит две груп- пы цифроуправлнемых резисторов, устройство автоматической смены масштабов сумматора, устройство автоматической смены масштабов интегратора, усилитель с регулируемым коэффициен- том усилени , блок переключени  емкости , управл емый источник опорного напр жени , три весовых резистора и три операционных усилител , при этом в каждой решающей  чейке цифроуправ- л емые резисторы первой группы подключены первыми информацион:ными выводами к выходам шины передачи значений мантисс переменных, управл ющими входами - к выходам шины пере- дачл мантисс коэффициентов, а вторыми информационными вывoдa IИ - к первым информационным выводам соответствующих цифроупразл емых резисторов, второй группы, вторые информационные выводы которых соединены с входом п ервого операционного усилител , выход которого подключен к входу устройства автоматической смены масштабов сумматора, а в цепь обратной св - зи первого операционного усилител  включен первьй весовой резистор, причем вход второго операционного усилител  соединен с выходом усилител  с регулируемым коэффициентом усилени , сигнальный вход которого подключен к выходу блока переключени  емкости, соединенного управл ющим входом с первым управл юшим выходом устройства автоматической смены масштабов интег- ратора, а сигнальным входом - с выходом второго операционного усилител , первым выводом второго весового резистора и сигнальным входом устройства автоматической смены масштабов интегратора, второй управл ищий вькод которого подключен к входу управл емого источника опорного напр жени , соединенного выходом с вторым выводом второго весового резистора и входом третьего операционного усилител , в цепь обратной св зи которого включен третий весовой резистор, при этом выход третьего операционного усилите . 8

л  каждой из п решаюш 1х  чеек соединен с соответствующим входом шины передачи значений мантисс переменных отличающа с  тем, что, .С целью повьш1ени  быстродействи  решени  векторно-матричных уравнений X АХ + Ви с большими значени ми элементов матрицы А и вектора-столбца В, в каждую решающую  чейку дополнительно введены вьмислитель пор дков сумматора, вычислитель пор дков интегратора и цифроуправл емый резистор задани  начальных условий, при этом вычислитель пор дков сумматора подключен корректирующим входом к выходу кода масштаба устройства автоматической смены масштабов сумматора, первой группой информационных входов к выходам шины передачи пор дков переменных , второй группой информационных входов - к выходам шины передачи пор дков коэффициентов, группой выходов кодов пор дков суммировани  - к управл кщим входам цифроуправл емых резисторов второй группы, а-выходом кода наибольшего пор дка, - к первому информационному входу вычислител  пор дков интегратора, соединенного корректирующим входом с выходом кода масштаба устройства автоматической смены масштабов интегратора, вторым информационным входом - с шиной ввода начальных условий пор дков переменных , выходом кода пор дка интегратора - с управл юш 1м входом усилител  с регулируемым коэффициентом усилени , а выходом кода пор дка начальных условий - с управл ющим входом цифроуправл емого резистора задани  начальных условий, первый ин- формационный вывод которого подключен к шине ввода начальных условий мантис переменных, а второй информационный вьтод - к входу третьего операционного усилител , при этом выход первого операционного усилител  соединен с входом второго операционного усилител , а выходы кода наибольшего пор дка вычислител  пор дков интегратора каждой из п решающей  чейки подклю- чен к соответствующему входу шины передачи пор дков переменных.

2. Система по п, 1, о т л и ч а- ю щ а   с   тем, что каждый вычислитель пор дков сумматора содержит два группы по п сумматоров, группу из (п-1) блоков вьщелени  максимального кода, группу из п блоков пам ти инвертор кода и выходной сумматор, каждый сумматор первой группы подключен входом первого слагаемого к соответствующему входу первой группы информационных входов вычислител  пор дков сумматора, входом второго слагаемого - к соответствующему входу второй группы информационных входов вычислител  пор дков сумматора, а выходом - к входу первого слагаемого соответствующего сумматора второй гурппы, соединенного входом второго слагаемого с выходом инвертора кода; а выходом - с адресным входом соответствующего

блока пам ти, причем каждьй i-й

(1 i п - 1) блок вьщелени  максимального кода подключен первым входом к выходу (i+1)-ro сумматора первой группы, а выходом - к второму входу (1+1)-го блока вьделени  максимального кода, причем второй вход первого блока вьделени  максимального кода соединен с выходом первого сумматора первой группы, а выход послед- него блока вьиелени  максимального кода подключен к входам третьего слагаемого сумматоров второй группы и входу первого слагаемого выходного сумматора, соединенного выходом с выходом кода наибольшего пор дка вычислител  пор дков сумматора, а входом второго слагаемого - с корректирующим входом вычислител  пор дков сумматора и входом инвертора кодов, выходы блоков пам ти  вл ютс  выхо

дами кодов пор дка суммировани  вычислител  пор дков сумматора,

Зо Система по п 1, отличающа с  тем, что каждый вычислитель пор дков интегратора содержит блок вьделени  максимального кода, два сумматора, два .блока пам ти, инвертор кода и выходной сумматор, блок вьделени  максимального кода подключен первым входом к первому информационному входу вычислител  пор дков интегратора и входу первого слагаемого первого сумматора, вторым вхо- дом - к второму информационному входу вычислител  пор дков интегратора и входу первого слагаемого второго суь1матора, а выходом - к входам второго слагаемого первого и второгр сумматоров и входу первого слагаемого выходного сумматора, соединенного выходом с выходом кода наибольщего пор дка вычислител  пор дков интегра

тора, а входом второго слагаемого - с корректирующим входом вычислител  пор дков интегратора и входом инвертора кода, выход которого подключен к входам третьего слагаемого первого и второго сумматоров, соединенных выходами с адресными входами первого и второго блоков пам ти соответственно , выходы которых подключены к выходу кода пор дка интегратора и вы- , ходу кода пор дка начальных условий вычислител  пор дков интегратора соответственно .

X,

Г

J7

22

Фи8,3

36

-

L1K

п-К

А

36

27(52}

(риг.